DDR 매개변수 결정 — 보드별 Timing·Training 추출

#한 줄 요약

“DDR 매개변수가 살짝 틀리면 드물게 crash합니다.” — 가장 무서운 버그 유형이고, BSP에서 가장 시간이 많이 드는 단계입니다. Vendor tool 없이 손으로 적는 사람은 없습니다.

CPU가 맞는 clock으로 동작해도, peripheral mux가 맞아도, DDR이 살짝 어긋나면 시스템은 대부분의 시간 동작하다가 갑자기 무너집니다. 부팅이 잘 되는데 빌드 한 시간 뒤 segfault가 납니다. 메모리 dump를 떠 보면 한 바이트만 틀려 있습니다. 이게 DDR timing의 전형적 증상입니다.

#DDR이 왜 어려운가

SRAM과 다릅니다. DDR은 수십 개의 timing 파라미터가 모두 데이터시트 spec 안에 들어와야 동작합니다. 그것도 온도 변화에 따라. 너무 조여서도 안 되고, 너무 느슨해서도 안 됩니다.

이 중 대부분을 BSP가 부트로더 단계에서 설정합니다. 부트로더의 첫 단계인 SPL/BL2가 DDR을 깨우는 코드입니다. DDR이 깨지 않으면 그 뒤 어떤 것도 동작할 수 없습니다.

#DDR3 / DDR4 / LPDDR4 — 임베디드에서의 선택

임베디드 보드는 DDR4 또는 LPDDR4가 가장 흔합니다. 산업용은 DDR3가 아직 살아 있습니다. 자동차 ADAS와 mobile은 LPDDR4/5입니다.

같은 SoC라도 DDR 종류와 width가 보드마다 다릅니다. i.MX 8M Plus는 DDR4 32-bit 또는 LPDDR4 32-bit를 지원하고, RK3588은 LPDDR4/4X/5를 모두 지원합니다.

#핵심 timing 파라미터

JEDEC 표준이 정의하는 주요 timing입니다.

대부분 ns 단위로 데이터시트에 적혀 있습니다. 이걸 클록 주기로 환산한 값이 DDR controller에 들어갑니다.

DDR4-2400, CL = 17 의미:

• data rate 2400 MT/s
• 클록 = 1200 MHz (DDR은 양 edge에서 transfer)
• 클록 주기 = 1/1200MHz = 0.833 ns
• CL = 17 cycles ≈ 14.17 ns
• tRCD ≈ 14.17 ns → 17 cycles

이 환산을 손으로 하면 거의 항상 한 cycle씩 어긋납니다. vendor tool이 해야 합니다.

#SPD vs SPD-less

DDR memory에는 *Serial Presence Detect (SPD)*라는 작은 EEPROM이 옵션으로 붙습니다. 메모리 module이 자기 timing 정보를 그 안에 담고 있습니다.

데스크톱·서버는 DIMM에 SPD가 반드시 있습니다. BIOS가 부팅 시 I2C로 SPD를 읽어 timing을 자동 설정합니다.

임베디드는 다릅니다. DRAM 칩이 보드에 직접 납땜되어 있고 (BGA), SPD가 없는 경우가 대부분입니다. BSP가 DDR 칩의 datasheet를 읽고 timing을 손으로 설정합니다.

1
[SPD 있음 — 데스크톱]
2
   BIOS → I2C로 SPD 읽기 → DDR controller에 자동 적용
3

4
[SPD 없음 — 임베디드]
5
   BSP 엔지니어 → DDR datasheet → Vendor DDR Tool → SPL/BL2 코드

vendor의 DDR config tool이 datasheet 값을 입력받아 SoC의 controller 레지스터 값을 생성합니다.

#벤더 DDR 도구

다음이 SoC 벤더의 공식 DDR 도구입니다. 거의 모든 SoC가 자기 도구를 가집니다.

NXP DDR Tool의 흐름은 다음과 같습니다.

1
[입력]
2
   DRAM 칩 모델 선택 (Micron MT40A1G16TB-062E 등)
3
      → JEDEC SPD 라이브러리에서 timing 자동 로드
4
   DDR rate 선택 (예: 2400 MT/s)
5
   Bus width, 칩 개수, rank 설정
6
   보드 layout 정보 (CK to DQS skew 등)
7

8
[중간 단계]
9
   DDR controller register set 생성
10
   PHY training script 생성
11
   stress test pattern 정의
12

13
[출력]
14
   ddr_init.c — C 함수, SPL에 link
15
   ddr_data.c — 레지스터 값 array
16
   timing.h   — 매크로 정의

이 출력을 그대로 U-Boot 또는 TF-A에 include합니다.

#NXP DDR Tool 출력 예시

i.MX 8M Plus + Micron LPDDR4 2GB의 출력 일부입니다.

1
/* ddr_init.c — NXP DDR Tool 생성 */
2

3
#include "ddr.h"
4

5
static struct dram_cfg_param ddr_ddrc_cfg[] = {
6
    { 0x3d400000, 0x81040020 },  /* DDRC_MSTR */
7
    { 0x3d400064, 0x006180e },   /* DDRC_RFSHTMG */
8
    { 0x3d4000d0, 0x40020083 },  /* DDRC_INIT0 */
9
    { 0x3d4000d4, 0x00350000 },  /* DDRC_INIT1 */
10
    { 0x3d4000dc, 0xd4002d70 },  /* DDRC_INIT3 */
11
    { 0x3d4000e0, 0x00310008 },  /* DDRC_INIT4 */
12
    { 0x3d400100, 0x1a203522 },  /* DDRC_DRAMTMG0 */
13
    { 0x3d400104, 0x00060630 },  /* DDRC_DRAMTMG1 */
14
    { 0x3d400108, 0x070e1214 },  /* DDRC_DRAMTMG2 */
15
    /* ... 200+ entries */
16
};
17

18
static struct dram_cfg_param ddr_ddrphy_cfg[] = {
19
    { 0x100a0, 0x4 },
20
    { 0x100a1, 0x5 },
21
    { 0x100a2, 0x6 },
22
    /* ... */
23
};
24

25
static struct dram_fsp_msg ddr_fsp_msg[] = {
26
    {
27
        .drate = 4000,
28
        .fw_type = FW_1D_IMAGE,
29
        .fsp_cfg = ddr_fsp0_cfg,
30
        .fsp_cfg_num = ARRAY_SIZE(ddr_fsp0_cfg),
31
    },
32
    /* freq 1: 400 MT/s for low-power */
33
    /* freq 2: 100 MT/s for deep sleep */
34
};
35

36
struct dram_timing_info dram_timing = {
37
    .ddrc_cfg = ddr_ddrc_cfg,
38
    .ddrc_cfg_num = ARRAY_SIZE(ddr_ddrc_cfg),
39
    .ddrphy_cfg = ddr_ddrphy_cfg,
40
    .ddrphy_cfg_num = ARRAY_SIZE(ddr_ddrphy_cfg),
41
    .fsp_msg = ddr_fsp_msg,
42
    .fsp_msg_num = ARRAY_SIZE(ddr_fsp_msg),
43
    .ddrphy_trained_csr = ddr_ddrphy_trained_csr,
44
    .ddrphy_pie = ddr_phy_pie,
45
    .fsp_table = { 4000, 400, 100 },
46
};

dram_timing이 SPL의 ddr_init() 함수에 전달됩니다. controller·PHY 레지스터를 순서대로 쓰는 코드입니다.

이 200줄+의 레지스터 값을 손으로 적는 사람은 없습니다. 모두 vendor tool 출력입니다.

#PHY training

DDR4 / LPDDR4 이후의 SoC는 부팅 시 PHY training을 합니다. SoC가 실제로 데이터를 보내 보면서 각 lane의 최적 sampling 위치를 찾는 과정입니다.

DDR Init 흐름은 다음과 같습니다.

1. DDRC와 PHY를 기본 설정으로 초기화.
2. DDR 칩에게 initialization sequence 전송 (MR0 ~ MR12 mode register 쓰기).
3. PHY training firmware 적재 (1D, 2D).
4. Training 실행 — DRAM이 대답하는 시간 측정.
5. Training 결과를 CSR(Configuration and Status Register)에 저장.
6. Frequency change 점들을 미리 계산해 둠 (DVFS용).

Training firmware는 SoC 벤더가 제공하는 blob입니다. NXP의 경우 firmware-imx 패키지에 들어 있고, BL2에 함께 link됩니다.

Training이 실패하면 다음 메시지가 시리얼에 나옵니다.

1
DDR training FAILED at frequency 0
2
PMU1: 0x0000
3
PMU2: 0x0001

이 시점에 SPL이 그 자리에서 정지합니다. DRAM이 안 깨졌으니 U-Boot proper 단계로 갈 수 없습니다.

#잘못된 timing의 증상

증상별로 의심해야 할 파라미터입니다.

가장 치명적이고 미묘한 것이 tREFI(refresh interval)입니다. JEDEC는 7.8us를 권장하고, 온도 85°C 이상에서는 3.9us가 필요합니다. tREFI가 너무 크면 DRAM cell이 자연 방전해 데이터가 사라집니다.

#DDR stress test

DDR이 동작은 하지만 안정적인지 확인하는 테스트입니다. U-Boot의 내장 명령과 외부 도구를 씁니다.

U-Boot의 mtest:

1
=> mtest 0x40000000 0x50000000
2
Testing 40000000 ... 50000000:
3
Pattern FFFFFFFF  Writing... Reading...Iteration: 1
4
Pattern 00000000  Writing... Reading...Iteration: 2
5
...

이건 간단한 walking pattern입니다. 진짜 stress는 Linux 부팅 후 합니다.

1
# 부팅 후
2
$ stress-ng --vm 4 --vm-bytes 75% --timeout 60m
3
$ memtester 1G 10

memtester는 다양한 패턴으로 몇 시간에 걸쳐 메모리를 두드립니다. 한 번이라도 error가 나오면 timing이 marginal하다는 신호입니다. 온도 변화 시나리오도 시도합니다.

1
# 부하 + 온도 측정
2
$ stress-ng --cpu 8 --vm 4 --vm-bytes 50% --timeout 60m &
3
$ while sleep 10; do
4
    cat /sys/class/thermal/thermal_zone0/temp
5
done

온도가 85°C를 넘어가는 시점에 random crash가 나면 refresh 또는 temperature compensation을 의심합니다.

#DDR controller register dump

부팅 후 실제 controller 상태를 봅니다.

1
$ devmem 0x3d400000   # DDRC_MSTR
2
0x81040020
3

4
$ devmem 0x3d400064   # DDRC_RFSHTMG
5
0x006180e0

이 값들이 tool 출력과 일치하는지 확인합니다. SPL이 덮어쓴 후 다른 곳에서 변경하지 않는 한 그대로일 것입니다.

#RAM size 검출 — DT vs runtime

DT의 memory 노드에 DRAM 크기를 적습니다.

1
memory@40000000 {
2
    device_type = "memory";
3
    reg = <0x0 0x40000000 0x0 0x80000000>;  /* 2GB */
4
};

이 값이 실제 보드의 DRAM 크기와 일치해야 합니다. 보드 변형에 따라 1GB, 2GB, 4GB가 다르면 변형별 dts를 만들거나, 부트로더가 런타임에 측정해 fdt를 수정해 커널에 넘깁니다.

U-Boot의 dram_init() 또는 board_phys_sdram_size()가 이 값을 결정합니다. NXP BSP는 다음 패턴을 씁니다.

1
int board_phys_sdram_size(phys_size_t *size)
2
{
3
    *size = imx_ddr_size();   /* DDRC 레지스터에서 자동 계산 */
4
    return 0;
5
}
6

7
int ft_board_setup(void *blob, struct bd_info *bd)
8
{
9
    fdt_fixup_memory(blob, PHYS_SDRAM, bd->bi_dram[0].size);
10
    return 0;
11
}

ft_board_setup()이 부팅 직전 fdt(DT)를 수정해 실제 측정한 크기를 적어 줍니다. 이렇게 하면 한 부트로더 이미지로 여러 메모리 용량 보드를 지원할 수 있습니다.

#자주 하는 실수

#EVK의 DDR 코드를 그대로 복사

NXP EVK는 2GB DDR4인데 우리 보드는 4GB LPDDR4인 경우가 있습니다. 완전히 다른 timing입니다. vendor tool로 우리 보드의 입력으로 재생성합니다.

#Datasheet 대신 DDR 칩의 마킹만 보고 가정

DRAM 칩 marking이 같아도 speed grade가 다를 수 있습니다. MT40A1G16-062E와 MT40A1G16-075E는 마지막 두 자리가 speed bin 차이입니다. 전체 부품 번호로 datasheet를 받습니다.

#Refresh interval(tREFI)을 85°C 이상에서 안 줄임

산업용 보드는 85°C 이상 동작이 요구사항입니다. tREFI를 온도에 따라 동적으로 줄이는 temperature compensation을 설정해야 합니다. NXP의 경우 DDRC_RFSHCTL0의 refresh_mode = 1(auto refresh)에 더해 MR4 temperature read 주기를 짧게 잡습니다.

#Stress test 없이 부팅만 되면 OK 판정

부팅 1분으로는 marginal한 DDR을 잡아내지 못합니다. 최소 1시간의 memtester, 가능하면 24시간의 burn-in을 거쳐야 합니다.

#PHY training firmware 버전 불일치

DDR controller 코드와 PHY training firmware는 짝입니다. firmware-imx 버전이 안 맞으면 training은 통과해도 동작이 이상합니다. vendor BSP 버전을 함께 묶어 관리합니다.

#ft_board_setup을 안 호출해 DT의 가짜 크기가 커널로

DT에 2GB라고 적었는데 실제 보드는 1GB이면, 커널이 없는 메모리에 접근하다 죽습니다. 부트로더가 fdt fixup을 안 하면 이 문제가 납니다.

#vendor tool의 Excel 시트에서 입력 잘못

NXP DDR Tool은 수십 개의 시트 셀을 채워야 합니다. Bus width, page size, capacity 셀이 DRAM 칩과 어긋나면 잘못된 코드를 만듭니다. 3번 확인합니다.

#실전 일정 — DDR 단계

새 보드 BSP의 DDR 부분에 약 1~2주를 잡습니다.

대부분 Day 6~8에서 막힙니다. PHY training이 첫 시도에 통과하는 경우는 드물고, 회로도 layout 확인이나 vendor 지원이 필요할 수 있습니다.

#정리

• DDR 매개변수가 살짝 틀리면 드물게 crash합니다. BSP에서 가장 시간 소모적인 단계입니다.
• 임베디드는 SPD가 없으므로 BSP가 DDR 칩 datasheet를 읽고 timing을 손으로 설정합니다.
• Vendor의 DDR config tool(NXP DDR Tool, TI DDR Config GUI, Rockchip rkbin-tools 등)이 반드시 사용됩니다. 손 계산은 금지.
• DDR4/LPDDR4 이후는 PHY training이 부팅 시 필수입니다. Training firmware blob이 vendor 제공.
• 핵심 timing은 tRCD, tRP, tRC, tRAS, CL, WL, tREFI, tRFC입니다. 대부분 ns 단위로 datasheet에 있고 클록 cycle로 환산됩니다.
• 잘못된 timing의 증상은 random crash, 압축 검증 실패, 온도에 따른 hang입니다. 부팅 성공이 안정성 보장이 아닙니다.
• memtester로 최소 1시간 이상의 stress, 24시간 burn-in이 표준입니다.
• 부트로더가 ft_board_setup으로 DT의 메모리 크기를 런타임 측정값으로 fixup하면 한 이미지로 여러 변형을 지원합니다.

#다음 편

Ch 6 — U-Boot 보드 포팅에서는 지금까지 다룬 pin mux, clock, DDR을 모두 통합해 부트로더가 살아 움직이는 단계까지 가는 흐름을 다룹니다.

#관련 항목

• Ch 2: SoC 데이터시트 읽기
• Ch 4: Pin Mux와 Clock
• Ch 6: U-Boot 보드 포팅
• Ch 7: TF-A와 TrustZone 통합
• 원문 — NXP DDR Tool
• 원문 — JEDEC DDR4 Standard JESD79-4
• 원문 — memtester 도구