HBM·GDDR 심화
CXL.mem 분석 — HBM·GDDR·DDR 다음의 메모리 계층
CXL.mem이 메모리 계층에 끼어드는 자리 — on-package HBM과 DRAM DIMM 사이의 새 tier.
· 11분 읽기
cxl memory-tiering
#ddr
5개의 포스트
Bootloader Internals
DDR Training과 PHY Calibration — 보드별 파라미터 튜닝
DDR4/LPDDR4 controller·PHY가 어떻게 캘리브레이션되는지, 보드별 timing parameter, training 실패 디버깅.
· 15분 읽기
embedded bootloader
BSP Development
DDR 매개변수 결정 — 보드별 Timing·Training 추출
DDR controller 설정값이 어디서 오는지 — vendor tool, SPD, 데이터시트 timing 표.
· 12분 읽기
embedded bsp
Bootloader Internals
DDR Controller 프로그래밍과 PHY Training — SPL의 가장 어려운 작업
DDR controller 초기화 시퀀스 — 레지스터 프로그래밍, training, 보드별 파라미터의 위치.
· 16분 읽기
embedded bootloader
Modern Embedded Recipes
DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
DDR3/4 초기화 sequence. ZQ calibration, write leveling, walking bit test, JESD79 사양.
· 6분 읽기
recipes ddr