Embedded Performance Engineering
Pipeline Stall 분석 — Data·Structural·Control Hazard·Forwarding
Stall은 pipeline bubble을 만듭니다. RAW·WAR·WAW hazard, forwarding, PMU STALL counter를 살펴봅니다.
· 4분 읽기
cpu pipeline
#pipeline
4개의 포스트
Embedded Performance Engineering
CPU 파이프라인 분석 — 5-stage·Cortex-M·Cortex-A 비교
Fetch·Decode·Execute·Memory·Writeback의 5-stage 파이프라인을 봅니다. Cortex-M3/M4는 3-stage, Cortex-A는 8~15-stage입니다.
· 5분 읽기
cpu pipeline
Modern Embedded Recipes
Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
Edge inference가 cloud 대비 언제 답인지, MCU부터 server-class edge까지 하드웨어 스펙트럼과 프레임워크 선택, 3-stage pipeline 설계를 정리합니다.
· 6분 읽기
recipes edge-ai
Modern Embedded Recipes
Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
Vitis HLS로 C++ 코드를 RTL로 합성할 때 II=1을 끌어내는 pragma 조합, dataflow, AXI 인터페이스 결정을 실전 패턴 중심으로 정리합니다.
· 6분 읽기
recipes hls