Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
#한 줄 요약
“Edge inference는 latency·privacy·cost 셋이 모이는 지점입니다.” Cloud가 더 강한 모델을 돌릴 수 있어도, 30 ms 안에 응답해야 하거나 카메라 raw frame을 밖으로 못 내보낼 때는 edge 외에 답이 없습니다.
#어떤 상황에서 쓰나
자율주행 vision, factory defect detection, drone obstacle avoidance, 음성 wake-word, 산업용 anomaly detection이 대표 무대입니다. 공통점은 셋입니다.
첫째, latency budget이 짧습니다. 자동차는 frame 한 장이 33 ms, drone 회피는 50 ms, factory 컨베이어 분류는 10 ms 단위입니다. Cloud round-trip은 100 ms 이상이 보통이라 물리적으로 불가능합니다.
둘째, 데이터가 raw + 대용량입니다. 1080p × 60 fps × 8-camera = 1 GB/s 수준이라 cloud로 보내는 비용·대역폭이 비현실적입니다. 셋째, privacy가 강제됩니다. 의료·국방·가정용 카메라는 raw frame이 device 밖으로 나가면 안 됩니다.
반대로 cloud가 답인 경우도 분명합니다. 대형 LLM 학습·serving, batch inference, model A/B test, low-frequency analytics는 cloud의 규모 경제가 압도적입니다. 모든 추론을 edge로 미는 것이 답이 아니라, 어떤 추론을 edge로 옮길지 결정하는 것이 설계의 시작입니다.
#핵심 개념
Edge AI 디바이스는 자원 폭이 매우 넓습니다.
| Class | 예시 | 메모리 | Compute | 전력 |
|---|---|---|---|---|
| MCU | Cortex-M55+Ethos-U55 | 256 KB | 0.5 TOPS INT8 | 0.1 W |
| SBC | Raspberry Pi 5 | 8 GB | ~0.5 TFLOPS CPU | 5 W |
| Mobile SoC | Snapdragon X Elite | 16 GB | 45 TOPS NPU | 15 W |
| Edge GPU | Jetson Orin Nano | 8 GB | 40 TOPS | 15 W |
| Server edge | Jetson AGX Orin | 64 GB | 275 TOPS | 60 W |
전력 6배, compute 500배 차이입니다. 같은 model이 MCU에서 ms·SBC에서 100 ms·Orin에서 1 ms 단위로 나옵니다.
프레임워크 선택도 자원에 따라 달라집니다.
| 자원 등급 | 프레임워크 |
|---|---|
| MCU | TFLite Micro, CMSIS-NN, Ethos-U Vela |
| Mobile/SBC | TFLite (full), ONNX Runtime, NNAPI, Core ML |
| Edge GPU | TensorRT, ONNX Runtime CUDA, OpenVINO |
| Server edge | TensorRT, vLLM, TGI |
ONNX Runtime은 거의 모든 plat에 backend가 있어 처음 portability가 필요할 때 좋은 선택입니다. 성능을 끝까지 짜내려면 vendor SDK(TensorRT, Core ML, QNN)로 내려갑니다.
Edge inference는 거의 항상 세 stage pipeline으로 구성됩니다.
Sensor → Preprocess → Inference → Postprocess → Action 5-20% 60-80% 5-15%Inference만 빠르게 하면 안 됩니다. Preprocess가 CPU에서 막히면 GPU·NPU가 idle하고, postprocess가 scalar로 돌면 detection 결과가 늦게 나옵니다. 셋을 함께 최적화해야 throughput이 올라옵니다.
#코드 / 실제 사용 예
#NEON으로 preprocess 가속
#include <arm_neon.h>
/* uint8 RGB → normalized float, 16 픽셀씩 */void preprocess_neon(const uint8_t *rgb, float *out, int n_px) { float32x4_t scale = vdupq_n_f32(1.0f / 255.0f); int i = 0; for (; i + 16 <= n_px; i += 16) { uint8x16_t v8 = vld1q_u8(&rgb[i]); uint16x8_t lo = vmovl_u8(vget_low_u8(v8)); uint16x8_t hi = vmovl_u8(vget_high_u8(v8));
float32x4_t f0 = vcvtq_f32_u32(vmovl_u16(vget_low_u16(lo))); float32x4_t f1 = vcvtq_f32_u32(vmovl_u16(vget_high_u16(lo))); float32x4_t f2 = vcvtq_f32_u32(vmovl_u16(vget_low_u16(hi))); float32x4_t f3 = vcvtq_f32_u32(vmovl_u16(vget_high_u16(hi)));
vst1q_f32(&out[i + 0], vmulq_f32(f0, scale)); vst1q_f32(&out[i + 4], vmulq_f32(f1, scale)); vst1q_f32(&out[i + 8], vmulq_f32(f2, scale)); vst1q_f32(&out[i + 12], vmulq_f32(f3, scale)); } for (; i < n_px; i++) out[i] = rgb[i] / 255.0f;}Scalar 대비 8~12배 빠릅니다. Preprocess가 inference보다 길어지는 사고를 막는 가장 기본 패턴입니다.
#TFLite Micro — MCU edge
#include "tensorflow/lite/micro/micro_interpreter.h"
constexpr int kArenaSize = 64 * 1024;static uint8_t tensor_arena[kArenaSize];
void run_kws(void) { const tflite::Model *model = tflite::GetModel(g_model_data); static tflite::MicroMutableOpResolver<6> resolver; resolver.AddConv2D(); resolver.AddDepthwiseConv2D(); resolver.AddFullyConnected(); resolver.AddSoftmax(); resolver.AddReshape(); resolver.AddQuantize();
static tflite::MicroInterpreter interp( model, resolver, tensor_arena, kArenaSize); interp.AllocateTensors();
TfLiteTensor *in = interp.input(0); memcpy(in->data.int8, mfcc_buf, in->bytes); interp.Invoke();
TfLiteTensor *out = interp.output(0); int max_idx = argmax_int8(out->data.int8, out->bytes); if (out->data.int8[max_idx] > kThreshold) trigger(max_idx);}Cortex-M55 + Helium MVE에서 keyword spotting이 1~2 ms 안에 끝납니다. Always-on detection의 표준 구성입니다.
#ONNX Runtime — portable backend
#include <onnxruntime_cxx_api.h>
Ort::Env env(ORT_LOGGING_LEVEL_WARNING, "edge");Ort::SessionOptions opts;
#ifdef USE_CUDAopts.AppendExecutionProvider_CUDA({});#elif defined(USE_TENSORRT)opts.AppendExecutionProvider_TensorRT({});#elif defined(USE_NNAPI)opts.AppendExecutionProvider_Nnapi(0);#endif
Ort::Session session(env, "model.onnx", opts);
std::array<int64_t, 4> shape{1, 3, 224, 224};auto input_tensor = Ort::Value::CreateTensor<float>( mem_info, input.data(), input.size(), shape.data(), shape.size());
auto outputs = session.Run(Ort::RunOptions{nullptr}, input_names, &input_tensor, 1, output_names, 1);같은 코드가 CUDA·TensorRT·NNAPI·Core ML·DirectML 어디서든 돌아갑니다. Vendor lock-in을 미루고 싶을 때 유용합니다.
#3-stage pipeline parallelism
typedef struct { uint8_t *raw; float *pre; box_t *det; } frame_t;
void pipeline_worker(frame_t *frames, int n) { int prep = 0, inf = 1, post = 2; while (1) { parallel_3({ preprocess_neon(frames[prep].raw, frames[prep].pre, ...); inference(frames[inf].pre, frames[inf].det); postprocess_nms(frames[post].det); }); int t = post; post = inf; inf = prep; prep = t; }}세 stage가 동시에 다른 frame을 처리하면 throughput은 가장 느린 stage에 수렴합니다. 한 stage 30 ms × 3 = 90 ms 직렬에서 30 ms 단위 frame 출력으로 바뀝니다.
#측정 / 성능 비교
같은 YOLOv8n model을 클래스별로 돌렸을 때 대략적인 latency입니다.
| Hardware | Precision | Latency | Power | 원격 가능? |
|---|---|---|---|---|
| Cortex-M55 + Ethos-U55 | INT8 | 50 ms (224) | 0.1 W | × |
| Pi 5 CPU | FP16 | 180 ms | 3 W | × |
| Pi 5 + Hailo-8 NPU | INT8 | 10 ms | 4 W | × |
| Jetson Orin Nano GPU | FP16 | 15 ms | 7 W | × |
| Jetson AGX Orin GPU+DLA | INT8 | 3 ms | 40 W | × |
| Cloud T4 GPU | FP16 | 8 ms + 80 ms RTT | — | ◯ |
Cloud는 inference 자체는 빠르지만 RTT가 더해져 체감 latency가 가장 큽니다. Edge가 답인 이유의 핵심입니다.
전력당 throughput으로 보면 더 분명합니다.
| Hardware | fps/W |
|---|---|
| Ethos-U55 | 500 |
| Hailo-8 | 250 |
| Orin Nano | 9 |
| AGX Orin | 8 |
| T4 (cloud) | 1.5 |
전력 효율은 전용 NPU·DLA가 압도적입니다. Battery·passive cooling 환경에서는 NPU 선택이 거의 강제됩니다.
#자주 보는 함정
Inference만 측정하고 끝
auto t0 = now(); inference(); auto t1 = now(); /* 8 ms *//* 실제 카메라 → 화면은 80 ms */Preprocess·copy·display까지 포함한 end-to-end가 진짜 latency입니다. 항상 sensor부터 action까지 측정합니다.
Cloud fallback 가정
result = cloud_api(image) if online else local_model(image)자동차·factory는 연결이 끊긴 채로 동작해야 합니다. cloud는 보조, edge가 primary로 설계합니다.
Model 한 개로 모든 device
서버에서 학습한 ResNet-50을 그대로 Pi에 → OOMDevice-tier별 model variant(nano/small/medium)를 따로 두고 deploy합니다.
Preprocess CPU·inference GPU 비대칭
resize_scalar(); /* CPU 100% */inference_gpu(); /* GPU 100%, CPU idle */NEON·DSP·VIC로 preprocess를 옮기면 두 stage가 같은 시간 안에 끝나 throughput이 두 배가 됩니다.
Quantization을 마지막에 시도
deploy 직전 INT8 변환 → accuracy 5% drop → 다시 train처음부터 INT8 target을 두고 calibration data를 모아야 합니다.
#정리
- Edge inference의 가치는 latency·privacy·cost·offline 네 가지입니다.
- 모든 추론을 edge로 옮기는 것이 답이 아니라 어떤 추론을 옮길지 결정합니다.
- MCU → SBC → mobile SoC → edge GPU → server edge로 자원 폭이 500배 이상 벌어집니다.
- 프레임워크는 자원에 맞춰 TFLite Micro·ONNX Runtime·TensorRT·Core ML 중에서 고릅니다.
- 추론은 preprocess·inference·postprocess 3-stage pipeline으로 함께 최적화합니다.
- Pipeline parallelism으로 throughput을 가장 느린 stage에 수렴시킵니다.
- 전력당 throughput에서는 전용 NPU·DLA가 압도적입니다.
- End-to-end latency를 측정해야 진짜 성능이 보입니다.
다음 편은 TensorRT 통합입니다.
#관련 항목
- 6-02: TensorRT
- 6-05: Jetson
- 6-07: 온디바이스 LLM
- 3-05: SIMD
Modern Embedded Recipes · 138 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
ONNX format·ONNX Runtime의 Execution Provider (CUDA·TensorRT·DML·CoreML)·embedded build·cross-platform inference.
온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
4-bit 양자화된 LLM이 모바일·edge에서 동작하는 시대. llama.cpp/GGUF, Apple MLX, KV cache 메모리, 백엔드 선택을 정리합니다.
Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
Edge AI 보드의 sustained 성능을 결정하는 thermal 한계. throttle trip, DVFS, fan curve, nvpmodel, passive cooling 설계를 정리합니다.
이 글을 참조하는 글 (6)
- Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric— Modern Embedded Recipes
- ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포— Modern Embedded Recipes
- TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M— Modern Embedded Recipes
- TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream— Modern Embedded Recipes
- NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교— Modern Embedded Recipes
- Vitis AI 분석 — DPU·xmodel·VART— Modern Embedded Recipes