ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
#한 줄 요약
“Cortex-M은 한 줄로 정리됩니다.” M0 = 최저전력, M3 = 일반 제어, M4 = DSP, M7 = 고성능, M33/M55/M85 = 보안과 ML.
#어떤 상황에서 쓰나
새 프로젝트의 칩 선택 단계에서 Cortex-M 패밀리 중 어느 코어가 적절한지 결정해야 할 때가 있습니다. 같은 ARM Cortex-M이라도 코어마다 파이프라인 깊이, 명령어, FPU, MPU, TrustZone 지원이 모두 다릅니다.
#핵심 개념
#1) Cortex-M 패밀리 한눈에
| 코어 | ARM 버전 | 파이프라인 | DSP | FPU | MPU | TrustZone | 대표 chip |
|---|---|---|---|---|---|---|---|
| M0 | v6-M | 3 단 | X | X | X | X | STM32F0 |
| M0+ | v6-M | 2 단 | X | X | 옵션 | X | nRF52 |
| M1 | v6-M | 3 단 | X | X | X | X | (FPGA 전용) |
| M3 | v7-M | 3 단 | X | X | 옵션 | X | STM32F1, LPC1768 |
| M4 | v7E-M | 3 단 | O (SIMD) | 옵션 (SP) | 옵션 | X | STM32F4, nRF52833 |
| M7 | v7E-M | 6 단 (super-scalar) | O | 옵션 (SP/DP) | 옵션 | X | STM32H7, i.MX RT |
| M23 | v8-M baseline | 2 단 | X | X | 옵션 | 옵션 | LPC55S0x |
| M33 | v8-M mainline | 3 단 | O | 옵션 | 옵션 | 옵션 | nRF9160, STM32L5 |
| M55 | v8.1-M | 4 단 | O + Helium | 옵션 | 옵션 | 옵션 | Alif Ensemble |
| M85 | v8.1-M | 7 단 | O + Helium | 옵션 | 옵션 | 옵션 | (latest, 2024+) |
#2) 파이프라인 깊이의 의미
파이프라인이 깊을수록 같은 cycle에 더 많은 명령을 실행할 수 있지만, branch miss penalty도 큽니다.
M0+ (2 단) M7 (6 단, super-scalar dual-issue)─ fetch ─ exec ─ ─ pre ─ fetch ─ dec ─ ren ─ exec ─ wb ─
branch miss = 1 cycle branch miss = 5 ~ 6 cycle (worst)빠른 IRQ response가 중요한 작은 컨트롤러는 M0+, 신호 처리 throughput이 중요한 경우는 M7이 맞습니다.
#3) DSP / SIMD / Helium
- M3 / M0: 일반 정수 명령만
- M4 / M33: DSP extension(
SMLAD,QADD8같은 16-bit SIMD) - M7: M4의 DSP + 더 빠른 FPU
- M55 / M85: Helium (MVE, M-profile Vector Extension) — 128-bit SIMD
Helium은 8-bit ML 추론에 강력합니다. CMSIS-NN 라이브러리가 Helium 최적화 코드를 자동 사용합니다.
#4) FPU 옵션
| 코어 | FPU 옵션 | 정밀도 |
|---|---|---|
| M0 ~ M3 | 없음 | SW emulation |
| M4 | FPv4-SP (옵션) | single |
| M7 | FPv5-SP 또는 DP (옵션) | single 또는 double |
| M33 | FPv5-SP (옵션) | single |
| M55 / M85 | FPv5-SP/DP + Helium FP | single + double |
double precision은 M7-DP와 M55/M85에만 있습니다. 일반 control은 SP면 충분합니다.
#5) Security — TrustZone-M
M23, M33, M35P, M55, M85가 TrustZone-M을 지원합니다. Secure/Non-Secure world 분리로 보안 부팅과 PUF 기반 키 관리가 가능합니다.
#코드 / 실제 사용 예
같은 FIR filter 코드의 코어별 성능 차이입니다.
// 64-tap FIR, 1024 samplevoid fir(const int16_t *x, int16_t *y, int n) { static int16_t state[64]; for (int i = 0; i < n; i++) { for (int j = 63; j > 0; j--) state[j] = state[j-1]; state[0] = x[i];
int32_t acc = 0; for (int j = 0; j < 64; j++) { acc += state[j] * coef[j]; } y[i] = acc >> 15; }}CMSIS-DSP의 arm_fir_q15를 쓰면 코어 capability를 자동 활용합니다.
arm_fir_instance_q15 S;arm_fir_init_q15(&S, 64, coef, state, BLOCK_SIZE);arm_fir_q15(&S, x, y, 1024);#측정 / 비교
| 코어 | CoreMark/MHz | FIR 64-tap (1024 sample) | 전력 (mA/MHz) |
|---|---|---|---|
| M0+ | 2.46 | 18 ms | 11 µA |
| M3 | 3.32 | 11 ms | 12 µA |
| M4 (FPU+DSP) | 3.42 | 2.1 ms (SIMD) | 14 µA |
| M7 | 5.01 | 0.8 ms | 25 µA |
| M33 | 4.02 | 1.8 ms | 13 µA |
| M55 (Helium) | 6.40 | 0.3 ms (MVE) | 30 µA |
같은 1 MHz라도 성능과 전력이 2 ~ 7배까지 차이가 납니다.
#자주 보는 함정
⚠️ M7 선택 후 cache 설정 누락
M7은 L1 cache가 있는데, 기본값으로 disabled 상태입니다. cache를 enable하지 않으면 M4보다 느릴 수 있습니다.
⚠️ DSP 명령을 컴파일러 옵션으로 활성화 안 함
-mcpu=cortex-m4 만으로는 DSP 명령이 안 나옵니다. -mfpu=fpv4-sp-d16 -mfloat-abi=hard를 추가해야 합니다.
⚠️ Helium을 일반 컴파일러로 사용
Helium(MVE)을 쓰려면 GCC 10+, 또는 ARM Compiler 6 최신을 써야 합니다. 옛 컴파일러는 명령어 인코딩이 없습니다.
⚠️ TrustZone을 모르고 secure 영역에 코드 배치
M33/M55를 처음 쓸 때 secure/non-secure 분리를 모르면 모든 코드가 secure에 들어가 비효율적입니다. application code는 보통 non-secure에 둡니다.
⚠️ MPU 없는 코어로 RTOS 격리 시도
M0/M0+에는 보통 MPU가 없거나 region 수가 적습니다. 강한 격리가 필요하면 M3+ 코어가 필요합니다.
#정리
- Cortex-M은 같은 ISA 패밀리지만 코어마다 파이프라인, DSP, FPU, TrustZone이 다릅니다.
- 일반 제어는 M3, DSP는 M4, 고성능은 M7, 보안은 M33/M55가 출발 선택입니다.
- Helium(M55/M85)은 ML 추론과 8-bit SIMD에 강합니다.
- FPU는 옵션이므로 chip별로 확인 필수입니다.
- M7 cache, DSP 컴파일러 플래그 같은 활성화 누락이 흔한 성능 저하 원인입니다.
다음 편에서는 Cortex-A 시리즈 비교를 다룹니다. 임베디드 Linux용 application 코어입니다.
#관련 항목
Modern Embedded Recipes · 14 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
MCU용 TensorFlow Lite Micro의 구조, op resolver·tensor arena·CMSIS-NN integration·Ethos-U delegate.
Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
Cortex-M HardFault 핸들러에서 stacked PC·LR·CFSR을 추출해 정확한 fault 위치를 찾는 절차를 정리합니다.
ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
Cortex-M33의 Secure/Non-Secure 분리·SAU/IDAU·NSC.