TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
#한 줄 요약
“TensorRT는 NVIDIA GPU·DLA를 위한 ahead-of-time inference compiler입니다.” ONNX를 한 번 engine으로 굽고 나면 같은 hardware에서 cuDNN 대비 2
5배, FP16·INT8까지 적용하면 추가로 24배 빨라집니다.
#어떤 상황에서 쓰나
Jetson 보드(Nano·Xavier·Orin)나 데이터센터 GPU(T4·A100·L4)에서 추론을 돌릴 때 사실상 표준입니다. 자율주행 인지 스택, 의료영상 분석, 비디오 분석 서버, edge AI 박스에서 TensorRT를 안 쓰는 경우를 찾기가 어렵습니다.
TensorRT를 쓰지 않고 PyTorch·TF를 그대로 deploy하면 framework overhead와 미활용 layer 최적화로 성능을 절반도 못 씁니다. 반대로 TensorRT engine으로 미리 굽고 fp16·int8·DLA·multi-stream까지 적용하면 같은 hardware의 한계까지 끌어낼 수 있습니다.
#핵심 개념
TensorRT는 ahead-of-time compile이 핵심입니다.
PyTorch/TF model ↓ exportONNX (graph representation) ↓ trtexec / Builder API.engine (device-specific binary) ↓ load at runtimeinferenceEngine은 device + driver + TensorRT version에 묶입니다. Orin에서 빌드한 engine을 Xavier로 옮기면 deserialize가 실패합니다. 그래서 보통 target device 위에서 빌드합니다.
Build 시 결정하는 핵심 옵션 세 가지입니다.
| 옵션 | 설명 |
|---|---|
| Precision | FP32 (기본) → FP16 (2x) → INT8 (추가 2x, calibration 필요) |
| Workspace | layer 변형 시 사용할 임시 메모리 (보통 1~2 GB) |
| Device type | GPU (Tensor core) 또는 DLA (저전력 INT8 전용) |
INT8은 representative dataset으로 activation 분포를 측정해 scale을 잡아야 합니다. 100~1000장 정도가 보통입니다. 데이터 분포가 deploy 환경과 다르면 accuracy가 크게 떨어집니다.
Multi-stream은 여러 CUDA stream으로 frame을 in-flight로 겹쳐 throughput을 늘리는 패턴입니다. Latency는 같지만 throughput이 stream 수만큼 늘어납니다.
#코드 / 실제 사용 예
#trtexec — CLI로 빠르게
# FP16 enginetrtexec --onnx=model.onnx --saveEngine=model_fp16.engine --fp16
# INT8 with calibration cachetrtexec --onnx=model.onnx --saveEngine=model_int8.engine \ --int8 --calib=calib.cache
# DLA core 0 with GPU fallbacktrtexec --onnx=model.onnx --saveEngine=model_dla.engine \ --fp16 --useDLACore=0 --allowGPUFallback
# 동적 batch sizetrtexec --onnx=model.onnx --saveEngine=model.engine --fp16 \ --minShapes=input:1x3x224x224 \ --optShapes=input:8x3x224x224 \ --maxShapes=input:16x3x224x224대부분의 프로토타입은 trtexec로 시작해도 충분합니다. 빌드 시간이 길어 production에서는 캐시된 engine을 그대로 배포합니다.
#Builder API — C++
#include <NvInfer.h>#include <NvOnnxParser.h>
class Logger : public nvinfer1::ILogger { void log(Severity s, const char *msg) noexcept override { if (s <= Severity::kWARNING) std::cerr << msg << "\n"; }} g_logger;
void build_engine(const char *onnx_path, const char *engine_path) { auto builder = nvinfer1::createInferBuilder(g_logger); auto flag = 1U << int(nvinfer1::NetworkDefinitionCreationFlag::kEXPLICIT_BATCH); auto network = builder->createNetworkV2(flag);
auto parser = nvonnxparser::createParser(*network, g_logger); parser->parseFromFile(onnx_path, int(nvinfer1::ILogger::Severity::kWARNING));
auto config = builder->createBuilderConfig(); config->setMemoryPoolLimit(nvinfer1::MemoryPoolType::kWORKSPACE, 1ULL << 30); config->setFlag(nvinfer1::BuilderFlag::kFP16);
auto serialized = builder->buildSerializedNetwork(*network, *config);
std::ofstream f(engine_path, std::ios::binary); f.write(static_cast<const char*>(serialized->data()), serialized->size());}createNetworkV2에 kEXPLICIT_BATCH를 안 주면 옛 implicit batch mode로 떨어져 dynamic shape이 어색하게 동작합니다. 최신 코드는 거의 항상 explicit batch입니다.
#Engine load + inference
auto runtime = nvinfer1::createInferRuntime(g_logger);auto engine = runtime->deserializeCudaEngine(buf.data(), buf.size());auto ctx = engine->createExecutionContext();
void *bufs[2];cudaMalloc(&bufs[0], input_bytes);cudaMalloc(&bufs[1], output_bytes);
ctx->setTensorAddress("input", bufs[0]);ctx->setTensorAddress("output", bufs[1]);
cudaStream_t stream;cudaStreamCreate(&stream);
cudaMemcpyAsync(bufs[0], host_input, input_bytes, cudaMemcpyHostToDevice, stream);ctx->enqueueV3(stream);cudaMemcpyAsync(host_output, bufs[1], output_bytes, cudaMemcpyDeviceToHost, stream);cudaStreamSynchronize(stream);enqueueV3이 최신 API입니다. 같은 engine에서 여러 context를 만들면 동시 추론이 가능합니다.
#INT8 calibration
class Int8Calibrator : public nvinfer1::IInt8EntropyCalibrator2 { std::vector<std::string> files_; int idx_ = 0; void *device_input_; size_t input_size_;public: int32_t getBatchSize() const noexcept override { return 1; } bool getBatch(void *bindings[], const char *names[], int n_bindings) noexcept override { if (idx_ >= files_.size()) return false; load_image(files_[idx_++], host_buf_); cudaMemcpy(device_input_, host_buf_, input_size_, cudaMemcpyHostToDevice); bindings[0] = device_input_; return true; } /* readCalibrationCache / writeCalibrationCache는 파일 IO만 */};
config->setFlag(nvinfer1::BuilderFlag::kINT8);config->setInt8Calibrator(&calibrator);KL-divergence 기반 entropy calibrator가 기본입니다. Representative dataset 500~1000장 정도면 ResNet·YOLO 계열에서 충분합니다.
#Multi-stream pipeline
constexpr int N = 4;cudaStream_t streams[N];nvinfer1::IExecutionContext *ctxs[N];void *bufs[N][2];
for (int i = 0; i < N; i++) { cudaStreamCreate(&streams[i]); ctxs[i] = engine->createExecutionContext(); cudaMalloc(&bufs[i][0], in_bytes); cudaMalloc(&bufs[i][1], out_bytes);}
for (int f = 0; f < n_frames; f++) { int s = f % N; cudaMemcpyAsync(bufs[s][0], inputs[f], in_bytes, cudaMemcpyHostToDevice, streams[s]); ctxs[s]->setTensorAddress("input", bufs[s][0]); ctxs[s]->setTensorAddress("output", bufs[s][1]); ctxs[s]->enqueueV3(streams[s]); cudaMemcpyAsync(outputs[f], bufs[s][1], out_bytes, cudaMemcpyDeviceToHost, streams[s]);}for (int i = 0; i < N; i++) cudaStreamSynchronize(streams[i]);Copy·compute가 stream 간에 겹쳐 GPU utilization이 70~95%까지 올라옵니다. Latency 자체는 변하지 않지만 frame rate가 stream 수에 비례해 늘어납니다.
#DLA offload
config->setDefaultDeviceType(nvinfer1::DeviceType::kDLA);config->setDLACore(0);config->setFlag(nvinfer1::BuilderFlag::kGPU_FALLBACK);config->setFlag(nvinfer1::BuilderFlag::kINT8);Jetson Xavier·Orin에는 DLA가 2개 있습니다. GPU와 동시에 돌리면 세 개의 추론 instance가 병렬로 굴러갑니다. DLA가 지원하지 않는 layer는 kGPU_FALLBACK으로 GPU에 떨어뜨려야 build가 성공합니다.
#Custom plugin
class MyPlugin : public nvinfer1::IPluginV2DynamicExt {public: int enqueue(const nvinfer1::PluginTensorDesc *inDesc, const nvinfer1::PluginTensorDesc *outDesc, const void *const *ins, void *const *outs, void *ws, cudaStream_t stream) noexcept override { const int n = inDesc[0].dims.d[0] * inDesc[0].dims.d[1]; my_kernel<<<(n + 255) / 256, 256, 0, stream>>>( (const float*)ins[0], (float*)outs[0], n); return 0; } /* getOutputDimensions / supportsFormatCombination / clone 등 구현 */};ONNX 표준에 없는 연산은 plugin으로 직접 CUDA kernel을 끼워 넣습니다. NMS·custom activation·후처리가 흔한 사례입니다.
#측정 / 성능 비교
Jetson AGX Orin, 동일 ResNet-50, batch 1 기준입니다.
| 구현 | Latency | Throughput | GPU 사용률 |
|---|---|---|---|
| PyTorch eager | 18 ms | 55 fps | 40% |
| TensorRT FP32 | 6 ms | 170 fps | 85% |
| TensorRT FP16 | 3 ms | 330 fps | 80% |
| TensorRT INT8 | 1.5 ms | 660 fps | 75% |
| TensorRT INT8 + 4 stream | 1.5 ms | 2200 fps | 95% |
| TensorRT INT8 on DLA + GPU FP16 | — | 1500 fps | GPU 50% + DLA 100% |
FP16만 켜도 PyTorch 대비 6배 빨라집니다. INT8까지 가면 11배, multi-stream + DLA까지 합치면 동일 hardware에서 30~40배까지 throughput이 오릅니다.
YOLOv8m + Orin 기준 비교입니다.
| 구현 | Latency | fps |
|---|---|---|
| PyTorch FP32 | 35 ms | 29 |
| TensorRT FP16 | 6 ms | 167 |
| TensorRT INT8 | 4 ms | 250 |
| TensorRT INT8 + 2 stream | 4 ms | 500 |
자율주행 carrier 카메라 8대 × 30 fps = 240 fps가 single Orin AGX에서 처리 가능한 수준입니다.
#자주 보는 함정
Engine을 다른 device에서 빌드
runtime->deserializeCudaEngine(buf, sz);/* device mismatch → nullptr 또는 runtime error */Engine은 device + driver + TensorRT version 모두에 묶입니다. CI에서 target device 위에서 빌드하거나, 첫 boot에 device에서 빌드 후 cache합니다.
FP32 default 그대로 deploy
auto config = builder->createBuilderConfig();auto engine = builder->buildSerializedNetwork(*network, *config);/* FP32 — Tensor core 못 씀 */kFP16 또는 kINT8을 명시해야 Tensor core가 활성화됩니다.
INT8 calibration data가 deploy 환경과 다름
실내 calibration → 야외 deploy → accuracy 10% ↓Representative dataset은 실제 deploy 분포에서 sampling합니다. Day/night, indoor/outdoor를 섞어 줍니다.
Dynamic shape 미지원 layer
opset 17 model → 일부 op 미지원 → fallback or error--minShapes/--optShapes/--maxShapes로 범위를 지정하거나, dynamic batch만 쓰고 H·W는 fixed로 둡니다.
Single stream + 작은 batch
ctx->enqueueV3(default_stream); /* GPU 30% */Multi-stream + pipeline copy로 GPU 사용률 80%대를 목표로 합니다.
DLA에 unsupported op 그대로
config->setDefaultDeviceType(DeviceType::kDLA);/* op unsupported → build fail */kGPU_FALLBACK flag를 항상 같이 둡니다. 어떤 layer가 GPU로 떨어졌는지는 verbose 로그로 확인합니다.
#정리
- TensorRT는 ONNX를 ahead-of-time으로 engine으로 굽는 NVIDIA inference compiler입니다.
- Engine은 device·driver·TensorRT version에 묶이므로 target에서 빌드합니다.
- FP16·INT8 flag로 Tensor core를 활성화해 2~4배 가속을 얻습니다.
- INT8은 representative dataset으로 entropy calibration이 필요합니다.
- Multi-stream과 DLA를 같이 쓰면 같은 hardware에서 throughput이 수십 배 늘어납니다.
- Custom op는 PluginV2DynamicExt로 CUDA kernel을 직접 끼웁니다.
trtexec는 프로토타입과 벤치마크 모두에 첫 선택입니다.- Verbose 로그로 layer fusion과 device assignment를 항상 확인합니다.
다음 편은 Quantization 깊이 살펴보기입니다.
#관련 항목
Modern Embedded Recipes · 141 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
Jetson 라인업의 power·성능 trade-off, JetPack 구성, DLA·VPI·DeepStream을 묶어 자율주행·로봇 stack에서 쓰는 패턴을 정리합니다.
Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
Edge AI 보드의 sustained 성능을 결정하는 thermal 한계. throttle trip, DVFS, fan curve, nvpmodel, passive cooling 설계를 정리합니다.
ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
ONNX format·ONNX Runtime의 Execution Provider (CUDA·TensorRT·DML·CoreML)·embedded build·cross-platform inference.
이 글을 참조하는 글 (8)
- 온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend— Modern Embedded Recipes
- NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI— Modern Embedded Recipes
- ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포— Modern Embedded Recipes
- TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M— Modern Embedded Recipes
- 딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration— Modern Embedded Recipes
- NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교— Modern Embedded Recipes
- Edge Inference 분석 — Cloud vs Edge·Latency·Privacy— Modern Embedded Recipes
- Vitis AI 분석 — DPU·xmodel·VART— Modern Embedded Recipes