Modern Embedded Recipes · 39/152

Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI

2026년 4월 13일 · Hawk · 5분 읽기

#한 줄 요약

“NVIC enable + ISR 이름 일치 + priority 설정.” Cortex-M의 인터럽트는 이 세 가지만 맞으면 동작합니다. 그 외는 모두 디테일입니다.

#어떤 상황에서 쓰나

polling으로 처리하는 모든 일은 인터럽트로 옮길 수 있습니다. UART 수신, button press, timer expire, ADC complete, DMA done. 차이는 CPU가 다른 일을 할 수 있느냐입니다. 처음 ISR을 작성하면 동작은 하는데 의도와 다른 일이 벌어집니다 — flag clear를 안 했거나, priority가 잘못됐거나, ISR 이름이 weak symbol과 안 맞아 default로 빠지거나.

이 글은 Cortex-M NVIC 사용법을 한 번에 정리합니다.

#핵심 개념

#Vector table과 ISR 명명

Cortex-M의 vector table은 reset 시 Flash 시작 (보통 0x08000000)에 배치되고, SCB->VTOR로 재배치합니다.

1
Offset  Vector
2
0x00    Initial MSP
3
0x04    Reset_Handler
4
0x08    NMI_Handler
5
0x0C    HardFault_Handler
6
0x10    MemManage_Handler
7
0x14    BusFault_Handler
8
0x18    UsageFault_Handler
9
...
10
0x40    WWDG_IRQHandler       ← IRQ 0
11
0x44    PVD_IRQHandler        ← IRQ 1
12
...
13
0x58    EXTI0_IRQHandler      ← IRQ 6
14
...
15
0xD4    USART1_IRQHandler     ← IRQ 37

CMSIS startup 파일은 모든 ISR을 weak symbol로 정의해 두고, 사용자가 같은 이름으로 정의하면 그쪽이 우선합니다.

1
__attribute__((weak)) void USART1_IRQHandler(void) { while(1); }
2

3
// user code
4
void USART1_IRQHandler(void) {
5
    // 사용자 코드 — weak를 덮어씀
6
}

이름을 한 글자라도 틀리면 weak symbol이 살아남아 while(1)에서 hang합니다. 모든 IRQ 이름은 vendor의 startup 파일에서 확인합니다.

#NVIC 구성

흐름	NVIC 내부 상태 / 필드	비고
peripheral IRQ → NVIC	enable mask	받을지 결정
NVIC 내부	pending	미처리 IRQ 표시
NVIC 내부	active	처리 중 표시
NVIC 내부	priority	작을수록 높음
NVIC → CPU	가장 높은 priority의 pending 선택	CPU에 인터럽트 신호

세 가지 API가 핵심입니다.

1
NVIC_EnableIRQ(USART1_IRQn);            // mask 풀어서 받기 시작
2
NVIC_DisableIRQ(USART1_IRQn);           // mask 걸기
3
NVIC_SetPriority(USART1_IRQn, 6);       // priority 설정

#Priority

Cortex-M의 priority는 값이 작을수록 높습니다. 8-bit field지만, 보통 상위 4-bit (16 levels)만 implement됩니다.

1
// 0 (highest) ~ 15 (lowest) for 4-bit priority
2
NVIC_SetPriority(EXTI0_IRQn, 0);     // 가장 높음
3
NVIC_SetPriority(USART1_IRQn, 8);    // 중간
4
NVIC_SetPriority(TIM2_IRQn, 15);     // 가장 낮음

priority가 같으면 IRQ 번호가 작은 쪽이 먼저입니다.

#Pre-empt vs Sub-priority

8-bit priority를 pre-empt group과 sub-group으로 나눌 수 있습니다 (SCB->AIRCR.PRIGROUP). 같은 pre-empt group이면 다른 ISR이 실행 중일 때 인터럽트 못 함, sub-priority는 동시에 pending되었을 때만 의미.

대부분의 프로젝트는 all pre-empt로 두는 편이 안전합니다.

1
NVIC_SetPriorityGrouping(0);   // all 4 bits = pre-empt

#Tail-Chaining과 Late Arrival

ISR 끝나면 context restore 없이 다음 pending IRQ로 바로 진입 (6-12 cycle 절약). late arrival은 낮은 priority ISR이 stacking 중일 때 높은 priority가 오면 그쪽을 먼저 처리하고 돌아옵니다. 둘 다 hardware가 자동입니다.

#코드 예제

#1. EXTI button — GPIO interrupt

PC13 button (active-low)을 EXTI13으로 받습니다.

1
void exti_init(void) {
2
    // 1. GPIOC enable, PC13 input + pull-up
3
    RCC->AHB1ENR |= RCC_AHB1ENR_GPIOCEN;
4
    gpio_init(GPIOC, 13, &(gpio_config_t){
5
        .mode = GPIO_MODE_INPUT, .pull = GPIO_PULL_UP,
6
    });
7

8
    // 2. SYSCFG enable, EXTI13 source = port C
9
    RCC->APB2ENR |= RCC_APB2ENR_SYSCFGEN;
10
    SYSCFG->EXTICR[3] &= ~(0xFu << 4);     // EXTI13 (3번째 word, bits 7:4)
11
    SYSCFG->EXTICR[3] |=  (2u  << 4);      // 2 = PortC
12

13
    // 3. EXTI 설정 — falling edge trigger
14
    EXTI->IMR  |=  (1u << 13);   // unmask
15
    EXTI->FTSR |=  (1u << 13);   // falling
16
    EXTI->RTSR &= ~(1u << 13);   // rising off
17

18
    // 4. NVIC
19
    NVIC_SetPriority(EXTI15_10_IRQn, 8);
20
    NVIC_EnableIRQ(EXTI15_10_IRQn);
21
}
22

23
volatile uint32_t button_count;
24

25
void EXTI15_10_IRQHandler(void) {
26
    if (EXTI->PR & (1u << 13)) {
27
        EXTI->PR = (1u << 13);   // clear (write 1 to clear)
28
        button_count++;
29
    }
30
}

#2. TIM2 periodic interrupt

1
void tim2_init_1khz(void) {
2
    RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;
3

4
    // TIM2 clock = 84 MHz (APB1 × 2)
5
    // prescaler 84 → 1 MHz; period 1000 → 1 kHz
6
    TIM2->PSC = 84 - 1;
7
    TIM2->ARR = 1000 - 1;
8
    TIM2->DIER = TIM_DIER_UIE;     // update interrupt enable
9
    TIM2->CR1  = TIM_CR1_CEN;
10

11
    NVIC_SetPriority(TIM2_IRQn, 10);
12
    NVIC_EnableIRQ(TIM2_IRQn);
13
}
14

15
volatile uint32_t ms_count;
16

17
void TIM2_IRQHandler(void) {
18
    if (TIM2->SR & TIM_SR_UIF) {
19
        TIM2->SR &= ~TIM_SR_UIF;   // clear
20
        ms_count++;
21
    }
22
}

#3. ISR 안에서 yield (RTOS-free critical section)

1
volatile int g_flag;
2

3
void EXTI0_IRQHandler(void) {
4
    EXTI->PR = (1u << 0);
5
    g_flag = 1;
6
    __SEV();   // event signal — WFE 깨움
7
}
8

9
// main
10
while (1) {
11
    if (!g_flag) {
12
        __WFE();   // wait for event (low power)
13
    } else {
14
        g_flag = 0;
15
        handle_event();
16
    }
17
}

WFE/SEV는 RTOS 없이도 event-driven loop을 만드는 가장 간단한 패턴입니다.

#측정 / 동작 확인

ISR이 들어오는지 확인은 GPIO toggle이 가장 단순합니다.

1
void EXTI15_10_IRQHandler(void) {
2
    GPIOA->BSRR = (1u << 5);    // PA5 high
3
    if (EXTI->PR & (1u << 13)) {
4
        EXTI->PR = (1u << 13);
5
        button_count++;
6
    }
7
    GPIOA->BSRR = (1u << 21);   // PA5 low
8
}

스코프로 PA5를 보면 ISR entry-exit 시간이 pulse width로 보입니다. 보통 100-300 ns 정도 (168 MHz 기준 ISR overhead + 본문).

ISR이 들어오지 않으면 NVIC pending register를 확인합니다.

1
(gdb) p/x NVIC->ISPR[1]
2
$1 = 0x00000040   ← EXTI15_10 pending

pending이 set인데 ISR이 안 들어온다면 enable이나 priority 마스크 (BASEPRI, PRIMASK) 문제입니다.

#자주 보는 함정

⚠️ ISR 이름 오타

EXTI15_10_IRQHandler를 Exti15_10_IRQHandler로 쓰면 weak symbol이 살아 default로 빠집니다. ISR이 조용히 안 들어오는 가장 흔한 원인.

⚠️ Flag clear를 안 함

EXTI의 PR, USART의 SR, TIM의 SR은 ISR 안에서 clear해야 합니다. 안 하면 ISR이 끝나자마자 다시 들어와서 infinite loop.

⚠️ Priority 0으로 모두 설정

priority가 같으면 nested가 안 됩니다. critical work는 priority를 높이고 일반 work는 낮춥니다.

⚠️ ISR 안에서 긴 작업

50 µs 이상 걸리면 다른 ISR이 막힙니다. flag만 set하고 main loop이나 task로 work를 넘기는 bottom-half 패턴을 씁니다.

⚠️ Shared 변수에 volatile 누락

main과 ISR이 공유하는 변수는 volatile. 안 그러면 compiler가 register에 캐싱해 main이 ISR 변화를 못 봅니다.

⚠️ Floating-point in ISR (Cortex-M4F/M7)

FPU lazy stacking 설정에 따라 stack 사용량이 늘어납니다. ISR 안에서는 float을 피하거나 FPU_LAZYSTATE를 명시적으로 관리합니다.

#정리

ISR은 weak symbol을 덮는 방식. 이름 정확히 일치.
세 단계: peripheral configure → NVIC enable → priority set.
Flag clear는 ISR 첫 줄에. 안 하면 즉시 재진입.
Cortex-M priority는 값 작을수록 높음.
ISR은 짧게, 긴 일은 main loop으로 넘김.

다음 편은 SysTick 타이머입니다. RTOS 없이 시간 처리, delay, jiffies를 다룹니다.

Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI

#한 줄 요약

#어떤 상황에서 쓰나

#핵심 개념

#Vector table과 ISR 명명

#NVIC 구성

#Priority

#Pre-empt vs Sub-priority

#Tail-Chaining과 Late Arrival

#코드 예제

#1. EXTI button — GPIO interrupt

#2. TIM2 periodic interrupt

#3. ISR 안에서 yield (RTOS-free critical section)

#측정 / 동작 확인

#자주 보는 함정

#정리

#관련 항목

Modern Embedded Recipes · 40 of 152

관련 글

DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring

인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적

UART 안 찍힐 때 — Bare-metal 체크리스트

이 글을 참조하는 글 (5)