MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
#한 줄 요약
“MMIO는 일반 메모리가 아닙니다.”
volatile+ 정확한 width access + memory barrier — 이 세 가지가 register 접근의 기본기입니다.
#어떤 상황에서 쓰나
ARM Cortex-M의 peripheral은 모두 memory-mapped입니다. 0x40020000 같은 주소에 write 하면 그것이 GPIO의 ODR이 되고, read 하면 IDR이 됩니다. 그런데 일반 C 코드처럼 다루면 compiler가 최적화로 날려버리거나, 순서를 바꿔버리거나, 잘못된 width로 access해서 동작하지 않습니다.
CMSIS 헤더가 이 모든 패턴을 표준화해 줍니다. 그런데 그 안에서 어떤 일이 벌어지고 있는지 모르면 새 SoC를 다룰 때 매번 막힙니다. 이 글은 register 접근의 모든 변종을 다룹니다.
#핵심 개념
#volatile이 막는 것
volatile은 compiler에게 다음 세 가지를 약속합니다.
volatile uint32_t *p = (volatile uint32_t *)0x40020014;
*p = 0x20; // 이 write를 제거하지 않는다x = *p; // 이 read를 제거·합치지 않는다*p = 0x20; // 같은 값이라도 생략하지 않는다volatile이 없으면 다음과 같은 최적화가 일어납니다.
// 원본uint32_t *gpio = (uint32_t *)0x40020014;*gpio = 0x20; // ON*gpio = 0x00; // OFF
// -O2 컴파일 결과 (volatile 없으면)// 둘 다 dead store로 판단 → 첫 줄 제거*gpio = 0x00;LED toggle이 동작하지 않습니다. 단순한 문제처럼 보이지만, 처음 만나면 1주일을 날립니다.
#MMIO struct 패턴
CMSIS는 peripheral register block을 struct로 묶어 표현합니다.
typedef struct { volatile uint32_t MODER; // 0x00 volatile uint32_t OTYPER; // 0x04 volatile uint32_t OSPEEDR; // 0x08 volatile uint32_t PUPDR; // 0x0C volatile uint32_t IDR; // 0x10 volatile uint32_t ODR; // 0x14 volatile uint32_t BSRR; // 0x18 volatile uint32_t LCKR; // 0x1C volatile uint32_t AFR[2]; // 0x20, 0x24} GPIO_TypeDef;
#define GPIOA ((GPIO_TypeDef *)0x40020000)
GPIOA->MODER = 0x01 << 10;struct member의 offset이 그대로 register offset이 되도록 모든 필드가 uint32_t이고 padding이 없어야 합니다. ARM target에서 4-byte 정렬 + 4-byte 멤버는 padding이 들어가지 않으므로 자연스럽게 맞습니다. 만약 8-bit register와 32-bit가 섞이면 __attribute__((packed))가 필요합니다.
#Access width
peripheral은 허용되는 access width가 정해져 있습니다.
| Peripheral | 허용 width | 비고 |
|---|---|---|
| STM32 GPIO ODR | 32-bit | 32-bit만 허용 |
| STM32 UART RDR | 16-bit | 9-bit data까지 |
| Bit-band region (Cortex-M3/4) | 32-bit | 1-bit operation |
| 일부 EEPROM | 8-bit / 16-bit | 정확히 일치해야 |
잘못된 width로 access 하면 BusFault가 나거나 인접 register까지 영향을 줍니다. CMSIS struct를 쓰면 컴파일러가 자동으로 맞춰 줍니다.
#Memory Barrier
ARM은 weakly ordered 아키텍처입니다. write 순서가 프로그램 순서와 다를 수 있습니다. peripheral 영역은 strongly-ordered 또는 device attribute라서 순서가 보장되지만, peripheral과 normal memory가 섞인 시퀀스에서는 barrier가 필요합니다.
// peripheral clock enable 직후 access 패턴RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;__DSB(); // Data Synchronization BarrierGPIOA->MODER = ...;clock enable이 물리적으로 효력 발휘하기까지 몇 cycle이 걸리는 SoC도 있습니다. 자세한 내용은 2-10에서 다룹니다.
#코드 예제
#1. Base + offset macro 패턴
CMSIS struct 이전 시대의 접근법입니다. 작은 프로젝트에 여전히 유용합니다.
#define GPIOA_BASE 0x40020000UL#define GPIOA_MODER (*(volatile uint32_t *)(GPIOA_BASE + 0x00))#define GPIOA_ODR (*(volatile uint32_t *)(GPIOA_BASE + 0x14))#define GPIOA_BSRR (*(volatile uint32_t *)(GPIOA_BASE + 0x18))
GPIOA_MODER |= (1u << 10); // PA5 outputGPIOA_BSRR = (1u << 5); // PA5 set (atomic)GPIOA_BSRR = (1u << 21); // PA5 reset (BSRR upper 16-bit)#2. Struct 패턴 (CMSIS 스타일)
typedef struct { volatile uint32_t MODER; volatile uint32_t OTYPER; volatile uint32_t OSPEEDR; volatile uint32_t PUPDR; volatile uint32_t IDR; volatile uint32_t ODR; volatile uint32_t BSRR;} GPIO_TypeDef;
#define GPIOA ((GPIO_TypeDef *)0x40020000)
void led_init(void) { GPIOA->MODER &= ~(3u << (5 * 2)); GPIOA->MODER |= (1u << (5 * 2));}
void led_on(void) { GPIOA->BSRR = (1u << 5); }void led_off(void) { GPIOA->BSRR = (1u << 21); }#3. Bit-field 패턴 (위험, 권장 안 함)
// 위험 — bit-field 레이아웃은 implementation-definedtypedef struct { volatile uint32_t pin0_mode : 2; volatile uint32_t pin1_mode : 2;} GPIO_MODER_t;bit-field는 언어 표준이 layout을 보장하지 않습니다. compiler·target에 따라 비트 순서가 바뀝니다. peripheral register에는 쓰지 않습니다.
#4. Read-modify-write의 함정
// 위험 — 두 ISR이 동시에 GPIOA->ODR을 토글하면 raceGPIOA->ODR ^= (1u << 5);
// 안전 — BSRR을 쓰면 atomicGPIOA->BSRR = (1u << 5); // setGPIOA->BSRR = (1u << 21); // reset
// 안전 — ODR을 토글하려면 critical section__disable_irq();GPIOA->ODR ^= (1u << 5);__enable_irq();STM32의 BSRR은 atomic set/reset을 위한 전용 register입니다. ODR XOR이 필요한 경우는 거의 없습니다.
#측정 / 동작 확인
volatile 효과를 확인하려면 disassembly를 봅니다.
arm-none-eabi-objdump -d main.elf | grep -A 20 '<main>'; volatile 있을 때ldr r3, [pc, #16] ; r3 = &GPIOA_ODRmovs r2, #32 ; r2 = 0x20str r2, [r3] ; *GPIOA_ODR = 0x20movs r2, #0 ; r2 = 0str r2, [r3] ; *GPIOA_ODR = 0 ← 두 store 모두 살아 있음
; volatile 없을 때 (-O2)ldr r3, [pc, #12]movs r2, #0str r2, [r3] ; 두 번째 store만 남음오실로스코프로 GPIO를 봤을 때 반응이 전혀 없으면 99%는 volatile을 빼먹은 것입니다.
#자주 보는 함정
⚠️ Compiler 최적화로 register write가 사라짐
volatile을 빼먹은 코드는 -O0에서는 동작하다가 -O2로 올리면 죽습니다. 항상 volatile을 붙입니다.
⚠️ Cast 후 dereference에
volatile을 빼먹음
// 잘못uint32_t *p = (uint32_t *)0x40020014;*p = 0x20;
// 옳음volatile uint32_t *p = (volatile uint32_t *)0x40020014;*p = 0x20;CMSIS struct 패턴이 안전한 이유는 struct member 선언에 volatile이 박혀 있기 때문입니다.
⚠️ Read의 부수효과 무시
UART RDR은 read하면 RXNE flag가 clear됩니다. dummy read로 flag를 청소하는 패턴이 종종 있습니다. volatile이 없으면 compiler가 unused read로 판단해 제거합니다.
⚠️ Clock 활성화 직후 access
RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;// __DSB(); ← 안전을 위해 권장GPIOA->MODER = ...;대부분의 STM32는 1 cycle 만에 clock이 들어와 문제가 없지만, 일부 SoC와 일부 peripheral은 몇 cycle 지연이 필요합니다. ST의 errata를 확인합니다.
⚠️ Reserved 비트에 write
datasheet의 reserved 비트는 read-modify-write가 안전합니다. blind write로 1을 쓰면 미래 펌웨어에서 호환성이 깨질 수 있습니다.
#정리
- MMIO register는 반드시
volatile. compiler 최적화로 read·write가 사라지지 않게 막습니다. - CMSIS struct 패턴이 표준입니다. struct member에
volatile이 들어가 안전합니다. - BSRR처럼 atomic set/reset register가 있으면 그쪽이 read-modify-write보다 안전합니다.
- Bit-field는 사용 금지. layout이 implementation-defined입니다.
- clock enable 직후에는
__DSB()로 한 박자 쉬는 것이 안전합니다.
다음 편은 GPIO 드라이버 작성입니다. MODER·OTYPER·OSPEEDR·PUPDR·AFR — STM32 GPIO의 모든 register를 한 번에 정리합니다.
#관련 항목
Modern Embedded Recipes · 37 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
PCIe BAR (Base Address Register), enumeration, sizing, MMIO 매핑, ioremap.
UART 안 찍힐 때 — Bare-metal 체크리스트
UART 디버깅. 클럭·핀·baud·로직 레벨·종단·인쇄 단계별 체크.
임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
내부 erase/write·dual bank·EEPROM emulation.