ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
#한 줄 요약
“ISR-safe = reentrant + non-blocking + short” 위 셋을 모두 만족해야 안전합니다.
#ISR-Safe 함수의 조건
| 조건 | 의미 |
|---|---|
| Reentrant | 중간에 끊겨도 재실행 안전 |
| Non-blocking | sleep·spin·malloc 없음 |
| Short | 수 µs 이내 |
| No side effect outside protected | shared state는 atomic 또는 lock-free |
#Reentrant 함수 체크
/* 회피 — non-reentrant */static int last_value;
int compute(int x) { last_value = x * 2; /* ← global state */ return last_value;}
/* Good — reentrant */int compute(int x) { return x * 2; /* stack only */}ISR은 task 실행 도중에 같은 함수에 재진입할 수 있습니다. 이때 static·global을 변경하면 corruption이 발생합니다.
#strtok·rand 등 함정
char *p = strtok(s, ","); /* ← non-reentrant (static state) */int n = rand(); /* ← non-reentrant */대체 수단은 다음과 같습니다.
strtok_r(POSIX)은 reentrant variant입니다.rand_r(&seed)는 seed를 local로 둡니다.- newlib
*_rfamily도 같은 목적으로 제공됩니다.
#Atomic 변수만 공유
/* OK — Cortex-M 32-bit aligned */volatile uint32_t isr_counter;
void ISR(void) { isr_counter++; /* atomic on 32-bit */}
void task(void) { uint32_t v = isr_counter; /* atomic read */}ARM Cortex-M에서는 32-bit aligned word access가 자동으로 atomic합니다. 다만 64-bit은 split read가 발생해 race로 이어집니다.
#ISR ↔ Task — Lock-Free Ring
#define SIZE 64volatile uint8_t buf[SIZE];volatile uint8_t head, tail; /* ISR writes head, task reads */
void ISR(void) { uint8_t byte = UART->RDR; uint8_t next = (head + 1) % SIZE; if (next != tail) { buf[head] = byte; head = next; /* atomic write */ } /* else — overflow, drop */}
void task(void) { while (tail != head) { uint8_t byte = buf[tail]; tail = (tail + 1) % SIZE; process(byte); }}SPSC ring은 lock이 없습니다. ISR과 task가 서로 다른 변수(head/tail)에만 write하기 때문입니다.
#FromISR Variant
void ISR(void) { BaseType_t pxHP = pdFALSE; xQueueSendFromISR(rx_q, &byte, &pxHP); portYIELD_FROM_ISR(pxHP);}FreeRTOS와 Zephyr은 ISR variant를 분리해 제공합니다. Task API와는 시그니처가 다릅니다.
#Deferred Work — Bottom Half
volatile int rx_pending = 0;uint8_t rx_buffer[256];
void ISR(void) { rx_buffer[rx_pending++] = UART->RDR; if (rx_pending == 256) signal_task();}
void task(void) { for (;;) { wait_for_signal(); for (int i = 0; i < rx_pending; i++) process(rx_buffer[i]); rx_pending = 0; }}ISR은 짧게 수집만 하고, task가 처리를 맡습니다. 이 방식이 RT-friendly합니다.
#자동차 ISR — 최소 처리
/* CAN RX ISR */void CAN_RX_IRQHandler(void) { can_msg_t msg; msg.id = CAN->RIR; msg.dlc = CAN->RDTR & 0xF; for (int i = 0; i < msg.dlc; i++) msg.data[i] = CAN->RDLR >> (i*8);
/* Lock-free push to ring */ can_ring_push(&msg);
/* Wake handler task */ BaseType_t pxHP = pdFALSE; xSemaphoreGiveFromISR(can_sem, &pxHP); portYIELD_FROM_ISR(pxHP);}CAN 1 Mbps에서는 14k frame/sec, 즉 frame당 70 µs의 budget이 주어집니다. 그래서 ISR은 수 µs 이내로만 동작해야 합니다.
#Critical Section Helper
typedef struct { uint32_t primask; } critical_section_t;
static inline critical_section_t critical_enter(void) { critical_section_t cs; cs.primask = __get_PRIMASK(); __disable_irq(); return cs;}
static inline void critical_exit(critical_section_t cs) { __set_PRIMASK(cs.primask);}
/* 사용 */{ critical_section_t cs = critical_enter(); shared_var++; critical_exit(cs);}IRQ가 자동으로 복원되므로 코드의 어느 path에서 빠져나가도 안전합니다.
#BASEPRI — Selective Disable
/* FreeRTOS — kernel critical */__set_BASEPRI(configMAX_SYSCALL_INTERRUPT_PRIORITY << (8 - __NVIC_PRIO_BITS));/* High priority ISR은 통과, kernel·low priority 차단 */critical();__set_BASEPRI(0);자동차·항공의 high RT ISR은 kernel API를 쓰지 않으면서도 동작합니다.
#printf in ISR — 회피
ISR: printf("byte: %02X\n", byte); /* ✗ stack 큼·UART blocking */대안은 다음과 같습니다.
- ITM
ITM_SendChar는 cycle 수준의 비용으로 끝납니다. - Ring buffer에 기록하고 task에서 printf를 호출합니다.
- Conditional로 묶어 debug build에서만 활성화합니다.
#자주 하는 실수
⚠️ ISR에서 malloc/free
ISR: void *p = malloc(64); /* heap lock — deadlock 가능 */대신 static buffer와 pool을 사용합니다.
⚠️ FromISR variant 누락
ISR: xQueueSend(q, ...); /* ✗ — block 가능 함수 */대신 xQueueSendFromISR을 사용해야 합니다.
⚠️ Long ISR
void ISR(void) { process_packet(); /* 1 ms — 다른 IRQ 다 latency */}대신 ring buffer에 모아 두고 task에서 처리합니다.
⚠️ Shared variable 64-bit
volatile uint64_t timestamp;ISR: timestamp = read_64(); /* ← Cortex-M에서 *2 store* — split */task: read timestamp /* ← race */이때는 critical section을 두거나 atomic_load_64를 써야 합니다.
#정리
- ISR-safe는 reentrant + non-blocking + short를 모두 만족해야 합니다.
- 32-bit aligned 변수만 atomic으로 다룰 수 있습니다.
- FromISR variant를 명시적으로 호출합니다.
- Deferred work pattern으로 ISR은 짧게 유지하고 task가 처리합니다.
- Critical section은
__disable_irq또는 BASEPRI로 구성합니다. - printf와 malloc은 피하고 ITM과 pool을 사용합니다.
다음 편은 Lock-Free Ring Buffer입니다.
#관련 항목
Modern Embedded Recipes · 72 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
Atomic Operation 비용 분석 — Fence·Cache Line·Contention
memory_order별 ARM 명령어 차이, LSE vs LL/SC, hot spinning 회피까지 atomic 연산의 실측 비용을 정리합니다.
Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
CAS loop, strong과 weak CAS, ABA 회피, exponential backoff, spurious failure까지 CAS 사용의 표준 패턴을 정리합니다.
Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
SPSC ring 구현. Power-of-2 size, head/tail atomic, memory order release/acquire.