ARM MMU 기초 분석 — Translation Table·TLB·ASID
#한 줄 요약
“MMU는 모든 메모리 접근을 가상 → 물리 주소로 번역합니다.” 이 번역 표(page table)와 캐시(TLB)가 Linux 메모리 관리의 토대입니다.
#어떤 상황에서 쓰나
- 임베디드 Linux의 OOM, segfault 디버깅
- DMA에 가상 주소 vs 물리 주소 혼동
- Userspace에서 mmap한 영역의 page fault 분석
- KASAN, KMSAN 같은 메모리 도구 이해
#핵심 개념
#1) 가상 주소 → 물리 주소
| User process 가상 주소 | 실제 RAM 주소 |
|---|---|
0x00400000 (.text) | 0x80100000 |
0x00601000 (.data) | 0x802A0000 |
0x00800000 (heap) | (page에 따라) |
(가상 → 실제는 page table을 거친다.)
Process마다 별도의 page table을 갖습니다. 같은 가상 주소도 process별로 다른 물리 주소를 가리킵니다.
#2) Page와 page table
기본 page 크기는 4 KB입니다(ARM은 16 KB, 64 KB도 옵션). 가상 주소를 page 단위로 잘라 page table을 통해 물리 주소로 변환합니다.
ARMv8 4 KB page, 48-bit VA:
- bit 47 ~ 39 38 ~ 30 29 ~ 21 20 ~ 12 11 ~ 0
- L0 L1 L2 L3 offset
- 9 bit 9 bit 9 bit 9 bit 12 bit
4-level이므로 한 번 변환에 메모리 access 4번이 일어납니다. 그래서 TLB(Translation Lookaside Buffer)로 캐싱합니다.
#3) TLB — Translation Lookaside Buffer
가장 최근 변환 결과를 캐시합니다.
Cortex-A53:
- ITLB: 10 entry, fully-associative
- DTLB: 10 entry
- L2 TLB: 512 entry
TLB hit이면 1 cycle, miss이면 page table walk(2 ~ 4 cycle, cached) 또는 main memory access(수십 cycle).
#4) Page attribute
각 page는 자체 attribute를 갖습니다(read-only, executable, user/kernel, cacheable 등). PTE(Page Table Entry)의 bit으로 표현됩니다.
ARMv8 PTE attribute:
| Bit | 의미 |
|---|---|
| AF | Access Flag (page 접근 적이 있나) |
| AP[2] | read/write, user/kernel |
| NS | non-secure |
| SH[1] | shareability |
| AttrIdx | memory attribute index |
| PXN/UXN | privileged/user execute never |
PXN = 1, UXN = 1이면 그 page는 코드 실행 불가. heap, stack에는 보통 NX(execute never)가 설정됩니다.
#5) Linux의 메모리 관리
Linux는 process마다 mm_struct를 갖고, 그 안에 page table root를 둡니다. fork() 시 page table을 copy하고 COW(copy-on-write)로 lazy 복제합니다.
fork() 시 parent와 child의 mm_struct가 같은 page table을 share하고 read-only로 표시된다. write 발생 시 → page fault → kernel이 새 page를 할당하고 copy한다. 이게 COW다.
#6) Page fault 처리
흐름 — 가상 주소 접근 → MMU lookup → PTE 없음 → page fault → kernel handler. handler는 상황에 따라 분기한다.
| 상황 | 처리 |
|---|---|
| Valid mapping이지만 page가 swap 됨 | swap-in |
| COW page에 write | 새 page 할당 |
| Demand paging (lazy alloc) | 새 page 할당 |
| 진짜 invalid | SIGSEGV |
#코드 / 실제 사용 예
Linux user space에서 mmap을 통해 메모리를 받습니다.
#include <sys/mman.h>
int main(void) { void *p = mmap(NULL, 4096, PROT_READ | PROT_WRITE, MAP_PRIVATE | MAP_ANONYMOUS, -1, 0); *(int *)p = 42; // 이때 page fault → kernel이 물리 page 할당 munmap(p, 4096); return 0;}Page table 상태 확인:
# 현재 process의 mappingcat /proc/self/maps
# 메모리 통계cat /proc/self/status | grep -E "VmSize|VmRSS|VmData"
# 페이지 폴트 수ps -o min_flt,maj_flt,cmd 1234DMA용 물리 주소 메모리 할당:
// Linux kernel drivervoid *cpu_addr;dma_addr_t phys_addr;
cpu_addr = dma_alloc_coherent(dev, 4096, &phys_addr, GFP_KERNEL);// cpu_addr: 가상 주소 (CPU가 사용)// phys_addr: 물리 주소 (DMA가 사용)dma_alloc_coherent는 cache coherent한 영역을 반환합니다. CPU와 DMA가 같은 데이터를 보장 받습니다.
#측정 / 비교
| Page table walk | Cycle (Cortex-A72) |
|---|---|
| L1 TLB hit | 0 ~ 1 |
| L2 TLB hit | 5 ~ 8 |
| Cached page table walk | 10 ~ 30 |
| Uncached walk | 100 ~ 400 |
| TLB miss + page fault | 수천 ~ 수만 |
| Linux page table level (4 KB page) | VA bit | 최대 가상 주소 |
|---|---|---|
| 2-level | 32 | 4 GB |
| 3-level | 39 | 512 GB |
| 4-level | 48 | 256 TB |
| 5-level | 57 | 128 PB |
#자주 보는 함정
⚠️ DMA에 가상 주소 전달
driver에서 user buffer의 가상 주소를 DMA controller에 그대로 주면 DMA는 엉뚱한 물리 주소를 접근합니다. dma_map_single 또는 dma_alloc_coherent로 변환.
⚠️ 큰 contiguous 메모리 할당 실패
물리 메모리가 단편화돼 있으면 kmalloc(1MB)가 실패합니다. vmalloc(가상 contiguous, 물리 분산) 또는 CMA(Contiguous Memory Allocator) 사용.
⚠️ Stack overflow를 SIGSEGV로 안 잡힘
guard page가 stack 끝에 있으면 그 page에 닿을 때만 fault. 한 함수가 한 번에 8 KB 이상 stack을 잡으면 guard를 건너뛰어 다른 영역을 손상시킬 수 있습니다.
⚠️ Page fault가 RT 작업의 latency를 망침
real-time process는 mlockall(MCL_CURRENT | MCL_FUTURE)로 메모리 잠금 필요. 그렇지 않으면 swap-in latency가 수 ms 이상 들 수 있습니다.
⚠️ ASID 무시한 TLB flush
context switch마다 TLB 전체 flush하면 너무 느립니다. ARM은 ASID(Address Space ID)로 process별 entry를 구분하므로 flush 불필요. Linux는 자동 처리.
#정리
- MMU는 모든 메모리 접근을 page table을 통해 가상 → 물리로 번역합니다.
- ARMv8은 4 KB page, 4-level page table을 표준으로 씁니다.
- TLB가 변환 결과를 캐싱해 lookup 비용을 줄입니다.
- Linux는 process별 page table, COW, demand paging으로 메모리를 관리합니다.
- DMA는 물리 주소를 쓰므로
dma_*API로 변환합니다. - RT 작업은
mlockall로 page fault를 막아야 latency를 보장합니다.
다음 편에서는 TrustZone-M 기초를 다룹니다. Cortex-M33의 보안 분리입니다.
#관련 항목
Modern Embedded Recipes · 21 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
Cortex-M33의 Secure/Non-Secure 분리·SAU/IDAU·NSC.
ARM MPU 활용 — Region·Attribute·Privilege Separation
Region setup·attributes·fault analysis — 메모리 보호의 실전.
ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
I-Cache/D-Cache·write-through vs write-back·invalidate/clean.