False Sharing 해결 — Cache Line Padding·SoA 적용
#한 줄 요약
“False sharing = 다른 변수인데 같은 cache line에 있어 코어들이 서로 cache line을 끌고 다니는 현상.” SMP throughput이 갑자기 10배 떨어지는 1순위 원인입니다.
#어떤 상황에서 쓰나
per-thread counter array를 만들었는데 thread를 늘릴수록 throughput이 떨어지는 경우가 가장 흔합니다. counter 8개를 array로 두면 모두 한두 개 cache line에 모이고, 8 thread가 동시에 자기 자리만 update해도 cache coherency traffic이 폭증합니다.
또 한 가지 상황은 SPSC ring buffer의 head와 tail입니다. producer는 head만, consumer는 tail만 쓰지만 둘이 같은 line에 있으면 논리적으로는 contention이 없는데 물리적으로는 한 line을 두고 코어가 ping-pong합니다.
#핵심 개념
Cache line은 코어가 한 번에 fetch/invalidate하는 단위다.
| Architecture | Line size |
|---|---|
| ARM Cortex-M7 | 32 B |
| ARM Cortex-A53/A72 | 64 B |
| Intel/AMD x86 | 64 B |
| Apple M1/M2 | 128 B |
| IBM POWER | 128 B |
같은 line에 있는 두 변수는 SMP 관점에서 하나처럼 움직인다. 한 코어가 write하면 다른 코어의 그 line은 invalidate된다.
해결책은 한 줄로 정리됩니다.
hot 공유 변수 사이에 padding을 넣어 *다른 line*에 두기#코드 / 실제 사용 예
#Bad — false sharing
struct counters { std::atomic<long> a; /* 8 byte */ std::atomic<long> b; /* 8 byte — a와 같은 line */};counters g;
void thread_a(void) { for (int i = 0; i < N; i++) g.a.fetch_add(1, std::memory_order_relaxed);}
void thread_b(void) { for (int i = 0; i < N; i++) g.b.fetch_add(1, std::memory_order_relaxed);}a와 b가 같은 64 B line에 있어 두 thread가 매 op마다 cache line을 invalidate합니다.
#Good — alignas로 line 분리
struct counters { alignas(64) std::atomic<long> a; char pad_a[64 - sizeof(std::atomic<long>)]; alignas(64) std::atomic<long> b; char pad_b[64 - sizeof(std::atomic<long>)];};
static_assert(sizeof(counters) == 128, "padded counters");각 atomic이 64 B alignment + 다음 atomic 앞에 padding이 있어 다른 line에 위치합니다.
#C++17 표준 hardware_destructive_interference_size
#include <new>
struct counters { alignas(std::hardware_destructive_interference_size) std::atomic<long> a; char pad[std::hardware_destructive_interference_size - sizeof(std::atomic<long>)]; alignas(std::hardware_destructive_interference_size) std::atomic<long> b;};C++17부터 표준 상수가 있습니다. 칩별 line 크기를 컴파일러가 제공합니다.
#Per-CPU counter
constexpr int N_CPU = 8;
struct alignas(64) shard { std::atomic<long> v; char pad[64 - sizeof(std::atomic<long>)];};shard counters[N_CPU];
void inc(int cpu) { counters[cpu].v.fetch_add(1, std::memory_order_relaxed);}
long total(void) { long s = 0; for (int i = 0; i < N_CPU; i++) s += counters[i].v.load(std::memory_order_relaxed); return s;}각 코어가 자기 line만 update하므로 contention이 0에 수렴합니다.
#Thread-local 변종
thread_local long my_counter;std::vector<long *> all_counters;std::mutex mu;
void register_thread(void) { std::lock_guard g(mu); all_counters.push_back(&my_counter);}
long total(void) { long s = 0; std::lock_guard g(mu); for (auto *p : all_counters) s += *p; return s;}thread_local이면 자동으로 다른 page에 위치하므로 false sharing이 사라집니다. 다만 모든 thread의 값을 모으려면 등록이 필요합니다.
#SPSC ring buffer head/tail 분리
template <typename T, size_t N>struct spsc_ring { alignas(64) std::atomic<size_t> head; char pad_h[64 - sizeof(std::atomic<size_t>)];
alignas(64) std::atomic<size_t> tail; char pad_t[64 - sizeof(std::atomic<size_t>)];
alignas(64) T buf[N];};producer는 head만, consumer는 tail만 씁니다. 두 변수가 다른 line에 있으면 coherency traffic이 0에 수렴합니다.
#Linux kernel ____cacheline_aligned
#include <linux/cache.h>
struct foo { int a; int b ____cacheline_aligned; /* 새 line */};
static struct bar g_bar ____cacheline_aligned;DEFINE_PER_CPU(unsigned long, counters); /* per-CPU는 자동 분리 */Linux 커널은 ____cacheline_aligned 매크로가 표준입니다. per-CPU 변수는 자동으로 다른 line에 위치합니다.
#perf c2c로 감지
# Linux에서 false sharing 감지sudo perf c2c record ./mybinsudo perf c2c report
# HITM (modified hit) 통계가 false sharing의 신호# Records 100% from L1 - HITM이 높은 cache line이 의심perf c2c는 cache-to-cache transfer를 추적해 어느 cache line이 false sharing의 원인인지 알려줍니다.
#측정 / 성능 비교
Cortex-A72 quad core에서 atomic counter 두 개를 두 thread가 1억 번 fetch_add한 결과입니다.
| 구조 | 시간 | throughput |
|---|---|---|
| 같은 line에 a, b | 7.8 s | 26 M ops/s |
| alignas(64)만 (시작) | 7.4 s | 27 M ops/s |
| element 사이 padding | 0.9 s | 222 M ops/s |
| per-CPU sharding (4코어) | 0.25 s | 800 M ops/s |
False sharing 제거가 8배 이상, sharding은 30배 이상의 throughput을 만듭니다.
Intel Xeon 8-core 비교같은 line 5.2 spadded 0.4 s (13x)per-CPU 0.07 s (74x)Intel이 ARM보다 더 큰 격차를 보이는 경향이 있습니다.
#자주 보는 함정
alignas 후 padding 누락
struct foo { alignas(64) std::atomic<int> a; std::atomic<int> b; /* a와 같은 line — alignas 의미 없음 */};다음 element에도 alignas를 붙이거나 명시적 padding을 넣어야 합니다.
32-byte line 칩에 64로 padding
alignas(64) int x; /* Cortex-M7 line = 32 B → 메모리 두 배 낭비 */칩별 line 크기를 확인하고 그 단위로 맞춥니다.
Array of shard에 alignas 누락
struct shard { std::atomic<long> v; };shard arr[8]; /* 8 byte씩 — 한 line에 8개 모두 있음 */alignas(64)를 shard struct에 붙입니다. 한 element가 한 line에 위치하게 됩니다.
Stack 변수에 큰 alignment
void f(void) { alignas(64) std::atomic<int> x; /* stack은 16/32 B만 보장 */}stack pointer가 64-byte 정렬 안 될 수 있습니다. static이나 heap이 안전합니다.
Padding을 매번 손으로
char pad[64 - sizeof(std::atomic<long>)]; /* sizeof 바뀌면 깨짐 */alignas로 일관성을 맞추고, _Static_assert(sizeof(...) == ...)로 검증합니다.
#정리
- False sharing은 다른 변수가 같은 cache line에 있어 발생하는 SMP 성능 사고입니다.
alignas(64)만 쓰면 시작만 정렬되므로 element 사이 padding도 필요합니다.- C++17의
std::hardware_destructive_interference_size가 표준 상수입니다. - per-CPU sharding이 가장 강력한 해결책입니다.
- SPSC ring buffer의 head와 tail은 반드시 다른 line에 둡니다.
perf c2c로 어느 line이 문제인지 즉시 알 수 있습니다.- 칩별 line 크기(32/64/128 B)를 확인합니다.
다음 편은 MPMC 큐입니다.
#관련 항목
Modern Embedded Recipes · 110 of 152
- 1Modern Embedded Recipes — 모던 임베디드 실전 레시피 시리즈 소개
- 2디지털 신호 기초 — Voltage Level·Edge·Setup/Hold 분석
- 3임베디드 클럭과 타이밍 — Skew·Jitter·PLL·MMCM 분석
- 4GPIO 내부 구조 분해 — Push-Pull·Open-Drain·Schmitt Trigger
- 5UART 하드웨어 동작 분석 — Baud Rate·Framing·FIFO
- 6SPI 하드웨어 분석 — Clock Mode·MOSI/MISO·Chip Select
- 7I2C 하드웨어 분석 — Open-Drain·Clock Stretching·Arbitration
- 8ADC 동작 원리 — SAR·Sigma-Delta·Pipelined 비교
- 9DAC 동작 원리 — R-2R Ladder·Sigma-Delta·Settling Time
- 10PWM 신호 생성 분석 — Duty·Frequency·Dead Time·Center-Aligned
- 11CAN 버스 전기적 특성 — Differential·Termination·Dominant/Recessive
- 12RS-485·RS-422 차동 신호 분석 — Termination·Biasing·Topology
- 13LVDS 차동 신호 분석 — Common-Mode·Impedance·Eye Pattern
- 14ARM Cortex-M 시리즈 비교 — M0·M3·M4·M7·M33·M55 분석
- 15ARM Cortex-A 시리즈 비교 — A53·A55·A72·A78·X1 분석
- 16ARM 레지스터 구조 분석 — R0~R15·CPSR·SPSR·Banked Registers
- 17Cortex-M 예외 처리 — Vector Table·NVIC·Tail-Chaining 추적
- 18ARM 메모리 맵 분석 — Normal·Device·Strongly-Ordered Region
- 19ARM L1·L2 캐시 분석 — Set Associative·Inclusive·Maintenance
- 20ARM MPU 활용 — Region·Attribute·Privilege Separation
- 21ARM MMU 기초 분석 — Translation Table·TLB·ASID
- 22ARM TrustZone-M 기초 — Secure/Non-Secure·NSC·MPC
- 23ARM Memory Barrier 실전 — DMB·DSB·ISB·DMA·MMIO
- 24임베디드 크로스 컴파일러 분석 — GCC·Clang·Sysroot 구성
- 25C 컴파일 4단계 — Preprocess·Compile·Assemble·Link 추적
- 26ELF 파일 구조 분석 — Section·Segment·Symbol Table·DWARF
- 27링커 스크립트 기초 — SECTIONS·MEMORY·entry point
- 28링커 스크립트 고급 — Overlay·BSS·init_array·LMA/VMA
- 29임베디드 스타트업 코드 분석 — Reset_Handler·Vector Table·SystemInit
- 30C 런타임 crt0 분석 — Stack·BSS Zero·Data Copy·atexit
- 31임베디드 메모리 레이아웃 — .text·.rodata·.data·.bss·.heap·.stack
- 32임베디드 컴파일러 최적화 분석 — -O0~-O3·-Os·-LTO 비교
- 33Map 파일 분석 — Symbol·Section·Size 추적으로 코드 크기 진단
- 34Make·CMake 크로스 컴파일 — Toolchain File·Sysroot 통합
- 35임베디드 Bootloader 체인 — BootROM·SPL·U-Boot·Kernel·Secure Boot
- 36첫 bare-metal 프로그램 작성 — Linker·Startup·main의 최소 구성
- 37MMIO 레지스터 직접 접근 — volatile·Memory Map·Aliasing 분석
- 38GPIO 드라이버 직접 구현 — STM32 HAL 없이 레지스터로
- 39임베디드 클럭 설정 분석 — HSE·PLL·SYSCLK·AHB/APB 분주
- 40Cortex-M 인터럽트 핸들링 — NVIC·Priority·Vector·EXTI
- 41SysTick 타이머 활용 — 24-bit Counter·1ms Tick·delay 구현
- 42UART 드라이버 구현 — polling·interrupt·DMA 3가지 방식 비교
- 43SPI 드라이버 구현 — Master·Slave·CRC·DMA
- 44I2C 드라이버 구현 — Master·7-bit/10-bit·Clock Stretching 처리
- 45임베디드 DMA 기초 — Memory-to-Memory·Peripheral·Circular Mode
- 46저전력 모드 분석 — Sleep·Stop·Standby·Wake-up Source
- 47IWDG·WWDG 워치독 구현 — Independent vs Window 비교
- 48임베디드 Flash 프로그래밍 — Erase·Program·Read While Write
- 49DDR 초기화 실패 진단 — Timing·Calibration·Walking Bit Test
- 50PWM 출력 실전 — LED 밝기·모터 속도 제어
- 51DC 모터 제어 — H-Bridge·PWM Duty·Encoder Feedback
- 52스테퍼 모터 제어 — Full Step·Half Step·Microstepping
- 53서보 모터 제어 — PWM 1ms~2ms·Closed Loop·PID
- 54Character LCD 제어 — HD44780·4-bit Mode·Custom Char
- 55SPI OLED 제어 — SSD1306·Frame Buffer·Page 단위 갱신
- 56TFT 디스플레이 구동 — RGB565·FSMC·LTDC·DMA2D
- 57환경 센서 활용 — BME280 온습압·SHT3x·BMP180 비교
- 58IMU 센서 활용 — MPU6050·LSM6DSO·Sensor Fusion
- 59CAN 통신 구현 — bxCAN·Filter·Mailbox·CAN-FD
- 60USB Device 기초 — Descriptor·Enumeration·Endpoint·HID/CDC
- 61Ethernet MAC+PHY 통합 — RMII·lwIP·DMA Descriptor
- 62SD Card + FatFs 구현 — SPI/SDIO 모드·CSD/CID·Wear
- 63RTC 활용 — Calendar·Alarm·Wake-up Timer·Backup Domain
- 64RTOS 도입 결정 분석 — Super Loop vs RTOS 트레이드오프
- 65RTOS Task 설계 패턴 — 우선순위·스택·State Machine
- 66RTOS Scheduler 동작 분석 — Tick·Context Switch·Yield
- 67RTOS Semaphore 활용 — Binary·Counting·ISR Give
- 68RTOS Mutex 활용 — Recursive·Priority Inheritance 적용
- 69RTOS Queue 활용 — By-Value·By-Reference·Timeout 패턴
- 70RTOS Event Group 활용 — Bit Wait·Sync·Notify
- 71RTOS Software Timer 활용 — One-shot·Auto-reload·Daemon Task
- 72ISR-Safe API 설계 — Reentrant·Atomic·Defer 패턴
- 73Priority Inversion 진단·예방 — Mars Pathfinder Lesson 추적
- 74Timer Wheel 분석 — Hashed·Hierarchical·O(1) Tick
- 75RTOS 디버깅 기법 — Tracealyzer·SystemView·Stack 추적
- 76임베디드 Linux 부팅 흐름 분석 — BootROM·U-Boot·Kernel·init
- 77U-Boot 활용 — bootcmd·env·tftp·boot.scr 분석
- 78Device Tree 실전 — DTS·DTB·Overlay·Phandle 추적
- 79Device Tree Overlay 적용 — Runtime fragment·dtoverlay
- 80임베디드 커널 빌드 — defconfig·menuconfig·Image·zImage
- 81커널 모듈 기초 — init/exit·Parameter·KBuild·DKMS
- 82캐릭터 드라이버 작성 — file_operations·cdev·register_chrdev
- 83Platform 드라이버 작성 — probe·remove·of_match·DT 바인딩
- 84mmap 4가지 모드 — Anonymous·File·Shared·Huge Page
- 85epoll 실전 — LT·ET·ONESHOT·EXCLUSIVE 비교
- 86UIO·VFIO 분석 — User-Space Driver와 IOMMU 격리
- 87sysfs·configfs 활용 — kobject 기반 User 인터페이스
- 88IRQ Affinity 튜닝 — smp_affinity·isolcpus·irqbalance
- 89루트 파일시스템 구축 — Buildroot 기초·Package·Toolchain
- 90임베디드 동적 메모리 — malloc 위험·결정성·대안 분석
- 91메모리 정렬과 패딩 분석 — Natural·Strict Alignment·Trap
- 92Cache Line Alignment — alignas·Padding·SoA 적용
- 93DMA-Friendly Allocator — dma_alloc_coherent·IOMMU·Pool
- 94Zero-Copy Pipeline — DMA-BUF·sendfile·io_uring·splice
- 95NUMA Memory Topology — numactl·numa_alloc·HBM 적용
- 96SIMD 활용 분석 — Intrinsics·Auto-Vectorization·OpenMP SIMD
- 97ARM NEON 심화 — Matrix Multiply·FFT·Image Filter 적용
- 98임베디드 스택 분석 — high-water·overflow 탐지
- 99임베디드 코드 크기 최적화 — -Os·LTO·Section Garbage Collection
- 100임베디드 전력 최적화 — Sleep Mode·Clock Gating·DVFS
- 101WCET 분석 기법 — Static·Measurement·Hybrid 방법론
- 102Lock-Free Ring Buffer 구현 — SPSC·Power-of-2·Memory Order
- 103Wait-Free Signaling — Atomic Flag·Sequence·Latest-Value
- 104RCU (Read-Copy-Update) 기초 — Quiescent State·Grace Period
- 105Hazard Pointer 분석 — Lock-Free Memory Reclamation
- 106Compare-And-Swap 패턴 — Stack·Counter·Linked List 적용
- 107Atomic Operation 비용 분석 — Fence·Cache Line·Contention
- 108Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
- 109ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
- 110False Sharing 해결 — Cache Line Padding·SoA 적용
- 111MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
- 112임베디드 디버깅 마인드셋 — 가설·격리·재현·이분탐색
- 113JTAG·SWD 안 붙을 때 — 핀·전압·속도·세션 진단
- 114GDB 원격 디버깅 — OpenOCD·J-Link·target remote 구성
- 115Cortex-M 하드폴트 분석 — Stacked Frame·CFSR 읽기
- 116UART 안 찍힐 때 — Bare-metal 체크리스트
- 117임베디드 부팅 실패 진단 — 단계별 Isolation
- 118인터럽트 누락·중복 진단 — Priority·Pending·Re-entry 추적
- 119메모리 오버플로우·오염 진단 — Canary·MPU·Pattern 분석
- 120타이밍·Race 진단 — Heisenbug 잡는 법
- 121통신 프로토콜 분석 — Logic Analyzer와 Protocol Decoder
- 122임베디드 로깅 시스템 설계 — 레벨·버퍼·SWO·Deferred
- 123임베디드 포스트모템 분석 — Core Dump와 Field Crash
- 124FPGA 기초 분석 — LUT·FF·BRAM·DSP 자원 구조
- 125Vivado 사용법 — Project·Constraint·Synth·Impl·Bitstream
- 126PCIe BAR 매핑 분석 — Config Space·Enumeration·MMIO 접근
- 127AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
- 128Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
- 129Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
- 130Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
- 131DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
- 132PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
- 133Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
- 134HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
- 135Vitis AI 분석 — DPU·xmodel·VART
- 136OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
- 137Intel Quartus 사용법 — Platform Designer·Nios II·HLS
- 138Edge Inference 분석 — Cloud vs Edge·Latency·Privacy
- 139NPU 아키텍처 분석 — Ethos·Hexagon·Systolic Array 비교
- 140딥러닝 Quantization 분석 — PTQ·QAT·INT8·INT4·Calibration
- 141TensorRT 분석 — ONNX→Engine·FP16·INT8·DLA·Multi-Stream
- 142TFLite Micro 분석 — Op Resolver·Tensor Arena·Cortex-M
- 143ONNX Runtime 분석 — Execution Provider와 Cross-Platform 배포
- 144Edge Thermal Management — Throttling·DVFS·Fan Curve·Sustained
- 145NVIDIA Jetson 분석 — Nano·Xavier·Orin·Thor·JetPack·DLA·VPI
- 146Zero-Copy Camera Pipeline — V4L2·DMA-BUF·GPU Import·NPU 직결
- 147온디바이스 LLM 추론 — llama.cpp·GGUF·MLX·KV Cache·NPU Backend
- 148Cortex-M33 TF-M·TrustZone — Secure Firmware·PSA·MCUboot
- 149Matter·Thread 분석 — IoT 통합 표준·Commissioning·Multi-Fabric
- 150PCIe → CXL 진화 — 같은 PHY 위 cache-coherent 프로토콜 추가
- 151QEMU CXL Type 3 디바이스 에뮬레이션 — 노트북에서 CXL 개발 환경 구축
- 152Linux CXL 드라이버 분석 — cxl_pci·cxl_core·region·DAX
관련 글
MPMC Queue 구현 — Multi-producer Multi-consumer Lock-Free
MPMC와 SPSC 차이, Vyukov 큐, Disruptor의 ring과 sequence, bounded와 unbounded 비교를 실측과 함께 정리합니다.
ABA 문제 회피 — Tagged Pointer·Hazard·Generation Counter
ABA 시나리오, tagged pointer (64-bit + tag), version counter, hazard pointer 활용, 실제 사례를 정리합니다.
Spinlock vs Mutex 결정 가이드 — Context Switch·Hold Time
Lock hold time, 코어 수, preemption, real-time 요구사항에 따라 spinlock과 mutex를 어떻게 고를지 ticket lock과 MCS lock까지 함께 정리합니다.