Modern Embedded Recipes
OpenCL on FPGA — Kernel·Channel·Burst Memory 분석
Intel/AMD FPGA에서 OpenCL kernel·channel·burst memory를 활용하는 패턴과 SYCL/oneAPI FPGA backend.
· 5분 읽기
recipes fpga
Blog
Tech articles, book reviews, and presentations.
페이지 60 / 73
Modern Embedded Recipes
Vitis AI 분석 — DPU·xmodel·VART
Xilinx Vitis AI로 TensorFlow/PyTorch 모델을 DPU용 xmodel로 quantize·compile하고 VART로 실행하는 흐름.
· 5분 읽기
recipes fpga
Modern Embedded Recipes
HLS 최적화 기법 — Pipeline·Unroll·Partition·Dataflow
Vitis/Vivado HLS의 pragma로 II=1 pipeline·array partition·dataflow를 적용해 throughput을 극대화하는 패턴.
· 5분 읽기
recipes fpga
Modern Embedded Recipes
Vitis HLS 분석 — Pragma·Pipeline II·Dataflow 실전 감각
Vitis HLS로 C++ 코드를 RTL로 합성할 때 II=1을 끌어내는 pragma 조합, dataflow, AXI 인터페이스 결정을 실전 패턴 중심으로 정리합니다.
· 6분 읽기
recipes hls
Modern Embedded Recipes
PCIe Streaming 분석 — BAR Type·MSI-X·Kernel Bypass
PCIe로 streaming traffic을 다룰 때 알아야 할 BAR 종류, prefetchable 의미, MSI-X 분산, posted/non-posted 순서, kernel bypass 패턴을 정리합니다.
· 8분 읽기
recipes pcie
Modern Embedded Recipes
DMA Completion 메커니즘 — Interrupt·Polling·Completion Ring
DMA가 끝났음을 알려주는 세 가지 방식을 비교합니다. Interrupt, polling, completion ring과 IRQ coalescing의 trade-off를 정리합니다.
· 6분 읽기
recipes dma
Modern Embedded Recipes
Command Queue·Submission Queue — NVMe·XDMA 공통 패턴
Submission/Completion Queue 패턴을 NVMe·io_uring·Xilinx XDMA·Vulkan 사례로 묶어 정리합니다. Doorbell, phase bit, multi-queue 확장까지.
· 6분 읽기
recipes cq
Modern Embedded Recipes
Mailbox Protocol 분석 — Host와 Accelerator를 잇는 Doorbell
Host CPU와 FPGA·NPU·보조 CPU를 잇는 mailbox 프로토콜을 register layout, doorbell IRQ, sequence·CRC, OpenAMP 비교 관점에서 정리합니다.
· 7분 읽기
recipes mailbox
Modern Embedded Recipes
Zynq PS-PL 통신 — GP·HP·ACP 인터페이스 선택
Zynq의 GP·HP·ACP·M_AXI·S_AXI 인터페이스를 latency·throughput·cache coherence 관점에서 비교합니다.
· 5분 읽기
recipes fpga
Modern Embedded Recipes
AXI 인터페이스 — AXI4·AXI4-Lite·AXI-Stream 비교
AMBA AXI4·AXI4-Lite·AXI-Stream을 역할별로 구분해 사용하는 법과 burst·outstanding·deadlock 회피를 정리합니다.
· 8분 읽기
recipes axi