본문으로 건너뛰기
cxl 15
1

Ch 1: CXL의 자리와 진화 — 1.1에서 4.0까지

CXL이 푸는 문제, 세대별 진화, 4.0의 핵심 변경 (128 GT/s·Bundled Port).

2

Ch 2: System Architecture — Type 1·2·3·MLD·MH-MLD

CXL 디바이스 분류와 multi-LD·multi-head 구조.

3

Ch 3: 메모리 일관성 모델 — HDM-DB·HDM-D·Bias·BISnp

Host-managed Device Memory 두 종류와 일관성 메커니즘.

4

Ch 4: Pooling·GFAM·Fabric — Multi-host 메모리 공유

CXL 2.0 pooling, CXL 3.x fabric, GFAM (Global Fabric Attached Memory).

5

Ch 5: CXL 4.0의 핵심 새 기능 — 128 GT/s·Bundled Port

PCIe 7.0 기반 128 GT/s, Bundled Port·Streamlined Port의 동기와 효과.

6

Ch 6: CXL.io — PCIe와의 차이·DOE·DVSEC

CXL.io 프로토콜의 PCIe 호환성과 CXL 고유 확장.

7

Ch 7: CXL.cache — D2H·H2D 흐름과 coherency state

디바이스가 호스트 메모리를 캐시하는 프로토콜.

8

Ch 8: CXL.mem — M2S·S2M·HDM Decoder

호스트가 디바이스 메모리를 load/store하는 프로토콜.

9

Ch 9: Flit Format — 68B vs 256B vs Latency-Optimized

Flit 단위 구조의 세대 별 변화.

10

Ch 10: ARB/MUX — 세 프로토콜의 PHY 다중화

같은 PHY에 CXL.io·CXL.cache·CXL.mem을 시분할로 흘리는 layer.

11

Ch 11: Linux drivers/cxl/ 분석 — Mainline kernel CXL 구현

Linux 6.x의 CXL subsystem 코드 구조와 probe 흐름.

12

Ch 12: QEMU CXL 에뮬레이션 — 노트북에서 CXL 개발

QEMU 8.0+의 CXL Type 3 에뮬레이션과 드라이버 검증 워크플로.

13

Ch 13: Switching·Fabric Manager — 2.0 pooling에서 3.x fabric까지

CXL switch의 진화와 Fabric Manager의 역할.

14

Ch 14: Security — IDE·SPDM·TSP·CXL TEE

CXL 보안 메커니즘 4종의 위치와 관계.

15

Ch 15: RAS·Performance·Compliance — 운용·검증의 마지막 단계

Reliability·Availability·Serviceability, 성능 고려사항, Compliance Testing.