MMIO 접근 성능 — Cache Policy·Write-Combining·Volatile·Barrier

1
void __iomem *mmio = ioremap(0xC0000000, 0x1000);
2
                              /* phys */ /* size */
3
/* Returns virtual address mapped to Device-nGnRnE */
4
iowrite32(0x12345678, mmio + 0x10);
5
val = ioread32(mmio + 0x20);
6
iounmap(mmio);

1
mmio = ioremap_wc(phys, size);   // Write-combining

1
/* 잘못된 예 - 컴파일러가 두 read 중 하나를 제거할 수 있습니다 */
2
uint32_t *reg = (uint32_t*)0x40000000;
3
uint32_t a = *reg;
4
uint32_t b = *reg;   // 같은 주소여서 컴파일러가 변수에 *cache*합니다
5

6
/* Good */
7
volatile uint32_t *reg = (uint32_t*)0x40000000;
8
uint32_t a = *reg;
9
uint32_t b = *reg;   // 두 번 read가 보장됩니다

1
__DMB();   // Data Memory Barrier - memory access 순서 보장
2
__DSB();   // Data Synchronization Barrier - 모든 memory access 완료 대기
3
__ISB();   // Instruction Synchronization Barrier - pipeline flush

1
/* Peripheral 활성화 후 사용 */
2
RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;
3
__DSB();   // clock enable 완료를 기다립니다
4
TIM2->CR1 = 1;   // 이제 안전합니다
5

6
/* Self-modifying code */
7
flash_write(code_buf);
8
__DSB(); __ISB();   // cache flush와 pipeline refill
9
call_new_code();
10

11
/* DMA 시작 전 cache flush */
12
SCB_CleanDCache_by_Addr(buf, len);
13
__DSB();
14
HAL_DMA_Start(...);

1
GPIO->ODR |= (1 << 5);   // read + OR + write

1
ldr r0, [r1]    ; read
2
orr r0, #0x20   ; modify
3
str r0, [r1]    ; write

1
GPIO->BSRR = (1 << 5);          // atomic set
2
GPIO->BSRR = (1 << 5) << 16;    // atomic reset

1
SRAM bit-band region: 0x20000000 - 0x200FFFFF
2
Alias region:         0x22000000 - 0x23FFFFFF
3

4
bit_addr = alias_base + (byte_offset × 32) + (bit × 4)

1
#define BITBAND(addr, bit) \
2
    ((__IO uint32_t*)(0x22000000 + ((((uint32_t)(addr)) - 0x20000000) << 5) + ((bit) << 2)))
3

4
*BITBAND(&flag_byte, 3) = 1;   // atomic set bit 3

1
/* GIC register, system control */
2
- Strongly-Ordered: 매 access 완전 직렬화 (next 시작 전 이전 완료)
3
- Device:           gather 안 함, reorder 안 함, but speculation 일부 OK

1
/* Posted vs Non-posted */
2
- Memory write (PCIe) - posted (응답 없음, 빠름)
3
- Memory read         - non-posted (round-trip latency)
4
- Config read/write   - non-posted (sequenced)

1
iowrite32(val, mmio);   // posted
2
ioread32(mmio + STATUS);   // read로 flush

1
/* 보내려는 buffer 준비 */
2
fill_buf(tx_buf, len);
3
__DSB();   // memory write 완료
4

5
/* DMA setup register */
6
DMA->SRC = (uint32_t)tx_buf;
7
DMA->LEN = len;
8
DMA->CR  = DMA_EN;   // start

1
/* 32-bit register는 8-bit access 시 잘못 동작합니다 */
2
volatile uint8_t *reg8 = (uint8_t*)0x40000010;
3
*reg8 = 0x12;   // 일부 칩은 4 byte를 한꺼번에 처리하면서 나머지를 0으로 만들어 fault

1
GPIO->MODER &= ~(GPIO_MODER_MODER5_Msk);   // clear
2
GPIO->MODER |=  (0b10 << GPIO_MODER_MODER5_Pos);   // set AF mode

1
*(uint32_t*)0x40000000 = 1;
2
/* 컴파일러가 dead store로 판단해 삭제할 수 있습니다 */

1
clock_enable();
2
peripheral_use();   // clock이 안정되기 전에 access하면 fault

1
*BITBAND(&heap_var, 0) = 1;   // heap_var는 bit-band 영역이 아니어서 미정의 동작